设为首页收藏本站
开启辅助访问

芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
芯路恒电子技术论坛»论坛首页 › 电子模块产品 › 芯路恒资料与技术支持专区 › 串口数据状态判定模块设计
返回列表 发新帖
查看: 5366|回复: 1

串口数据状态判定模块设计

[复制链接]
张磊_SzGcD
  • TA的每日心情
    开心
    2021-7-30 10:15

    • 1

    主题

    1

    帖子

    7

    积分

    新手入门

    Rank: 1

    积分
    7
    发表于 2021-7-30 10:15:02 | 显示全部楼层 |阅读模式
    data_byte[0] <= r_data_byte[0][2];  这句怎么理解？

    回复

    使用道具 举报

    盛志超
  • TA的每日心情
    开心
    2021-12-9 15:31

    • 0

    主题

    2

    帖子

    15

    积分

    新手入门

    Rank: 1

    积分
    15
    发表于 2021-8-2 11:03:11 | 显示全部楼层
    对串口数据进行16倍采样，取中间6或7个点进行累计，如果累加和大于等于4，认为该数据为1，否则为0，累加和大于4对应就是第3bit为1
    回复 支持 反对

    使用道具 举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2025-6-5 00:40 , Processed in 0.103923 second(s), 31 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表