设为首页收藏本站

开启辅助访问

		自动登录	找回密码
密码			立即注册

账号		自动登录	找回密码
密码			立即注册

热搜: 合集

芯路恒电子技术论坛»论坛首页 › 电子模块产品 › 学习提问与解答专区 › 非阻塞赋值问题

发新帖

查看: 5592|回复: 0

非阻塞赋值问题

该用户从未签到

2 主题	2 帖子	23 积分

Rank: 2

积分: 23

发消息

发表于 2020-3-8 19:34:43 | 显示全部楼层 |阅读模式

请问非阻塞赋值教学视频里，d和out的输出逻辑结构都一样，为什么延迟时间不一样，感觉out的延迟时间与d的应该一样，就是仿真图中这个黄线后d变为01和out变为00，程序与截图请看附件

RTL

RTL

后仿真

后仿真

代码

回复

使用道具举报

发新帖

|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

GMT+8, 2024-11-24 12:18 , Processed in 0.106625 second(s), 33 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

快速回复 返回顶部 返回列表