2.1 AC620开发套件介绍

admin

2.1 AC620开发套件介绍
      AC620开发板是小梅哥团队结合当下FPGA在常见嵌入式应用场合的一些基本应用，设计开发的一款资源丰富，功能全面的FPGA教学实验板。基于AC620实验板，用户能够学习基本EDA设计概念、工业通信接口、仪器仪表、工业控制、多媒体处理等方面的知识。
芯路恒AC620开发板功能特点
本节说明了芯路恒AC620开发板的功能以及设计特点，图 2.1 1为AC620开发板功能框图。

图 2.1‑1 AC620开发板功能框图

布局及组件

图 2.1‑2为AC620开发板的元器件布局图， 它们描绘出了开发板布局以及一些接插件和关键元件的位置信息。

图 2.1‑2 AC620开发板元器件布局图

表2.1 AC620开发板元器件介绍

1	DC 5V输入		12	CH340G		19	50M有源晶振
2	USB转串口接口		13	SP3232		20	W25Q16
3	JTAG连接口		14	RTL8201CP		21	EP4CE10F17
4	RS232接口		16	VP230		24	AT24C64
5	以太网接口		17	SP3485		28	W9812G6KH-6
6	音频输入接口
7	麦克风输入接口		15	WM8731S		18	电源电路
8	音频输出接口		29	ADC128S022		22	CMOS后背电池
9	RS485接口		30	TLV5618		33	74HC595
10	CAN接口		31	LM4040-2.0		34
11	供电切换电源开关					38	供电输出接口
25	通用40针扩展接口		27	无源蜂鸣器
26	芯路恒显示扩展接口		32	HS38B
35	通用摄像头接口		36	8位数码管
37	ADC输入接口		40	3位轻触按键
39	DAC输出接口		41	4位LED灯

AC620开发板拥有非常丰富的功能，从简单的逻辑到各种各样的多媒体项目，允许使用者在一个较为宽广的领域内进行数字逻辑设计。

AC620开发板器件资源

表2.2描述了AC620开发板上各硬件资源的详细信息。

表2.2 AC620开发板硬件资源信息

FPGA主芯片EP4CE10F17C8N，拥有10K的逻辑单元，两个独立锁相环，180个用户IO管脚，423936bit嵌入式RAM，46个9位嵌入式硬件乘法器……资源丰富，完全可以满足绝大部分中小型设计的资源需求。	电可擦除只读存储器（EEPROM）AT24C64，拥有64K位的存储容量，使用两线制IIC接口，可读可写，掉电数据不丢失，可用来存储各种配置数据（如触摸屏校准参数）
动态刷新随机存取存取存储器（SDRAM）W9812G6KH-6，拥有128Mbit的存储器资源，最高运行速度166MHz，即可使用逻辑直接驱动，用来进行大量数据存储（视频图像数据，ADC采集数据），也可作为NIOS II处理器运行内存，用来运行较大的NIOS II软件系统。	串行FLASH芯片W25Q16，拥有2M字节的存储空间，使用SPI接口，默认作为FPGA芯片的上电配置器件，当使用NIOS II软核时，还可以作为软件代码的存储空间。同时，在NIOS II中，还可以使用EPCS 控制器，将该存储器当做通用型FLASH进行读写，以存储运行过程中产生的各种数据。
RS232收发器RS3232，3.3V供电的RS232收发器，实现TTL电平和RS232电平的互转。RS232接口作为标准的工业设备接口，存在于当前在大部分工业设备上，使用该接口，AC620可以实现对带RS232接口的设备控制。	以太网收发器RTL8201,10M/100M以太网收发器，以太网以其便捷的组网特性，几乎存在于我们生活的每个角落，使用FPGA实现以太网，可以方便的实现采集数据的便捷传输。
RS485收发器SP3485，3.3V供电的RS485总线收发器。工业设备中，为了保证可靠连接和组网，常使用RS485接口进行数据传输，上层使用MODBUS通信协议如。使用该接口，用户可以学习MODBUS协议的实现。	CAN收发器VP230，TI公司生产的3.3V CAN收发器芯片，可工作在高达1MBps的速率，CAN总线以其高度的可靠性和便捷组网特性，大量应用于汽车电子系统中，使用该接口，用户可以学习CAN接口的实现和数据传输。
ADC芯片ADC128S022，TI公司生产的12位8通道ADC芯片，采用标准的SPI串行接口，可实现对模拟信号的采集，实现对模拟信号的分析处理。	DAC芯片TLV5618，TI公司生产的12位2通道DAC芯片，采用标准的SPI串行接口，可实现数字信号到模拟信号的转换，以实现数控系统的设计。
USB转串口芯片CH340，实现USB转串口协议，使得AC620开发板能够使用一根普通的USB mini数据线即可与PC进行通信，实现方便灵活的通信和控制。	红色LED灯，LED最为最基础的输出设备，单个LED能够显示两种不同的状态，4个LED组合能够最多显示16种状态，方便设计和调试。
音频编解码器WM8731，IIS总线作为一个简单高效的音频传输总线，目前已经成了各种多媒体设备中进行音频数据传输的标配，学习使用IIS接口的音频编解码器，实现对音频数据的处理。	红外遥控接收，开发板自带红外遥控接收器，可接收38KHz的红外遥控信号，从而为开发板提供红外遥控功能，另外，当开发板上用户按键不够用时，也可以使用红外遥控来作为开发板的扩展键盘。
蜂鸣器，当用户有输入请求或者系统有输出请求时，使用一个蜂鸣器发声来提示用户输入或者输出有效。以获得更加直观的输入输出体验。	串行移位寄存器74HC595，使用SPI接口，实现串行数据到并口数据的转换，通过3个IO口扩展得到更多的输出引脚。适用于IO需求量巨大的应用，如大屏LED显示、多位数码管驱动。AC620上使用两片74HC595驱动8位数码管。
实时时钟（RTC）芯片PCF8563，IIC接口的实时时钟芯片，带后备电池，可掉电走时，为系统提供精准的时钟。	独立按键，三个独立按键，可以作为用户控制按键，实现对系统运行状态的控制

核心板接口资源

同时，为了尽量提升板卡的可扩展性和实用性，AC620开发板上提供了多个通用或专用接插口，用来方便的扩展各种外设模块，接插口如表2.3所述。

表2.3  AC620开发板扩展接口

一个LCD液晶屏的接口，兼容正点原子团队开发的 STM32 开发板配套液晶屏，方便大家使用手头现有的液晶屏插接到开发板上进行数据显示，同时该接口也可用来插接小梅哥 FPGA 团队开发的数码管_VGA_PS2 摄像头模块，以进行简易逻辑功能设计。小梅哥团队开发的 5 寸 TFT 触摸    液晶模组也完美支持该接口，可直接插接在    此接口上，进行图像的显示。	一个CMOS摄像头的摄像头接口，该接口兼容市面上主流的CMOS摄像头，方便需要进行图像采集处理的用户插接摄像头进行项目开发（OV7670，OV7725，OV2640，OV5640全兼容）
	一个40Pin的排针接口，该接口与友晶DE2的单个40Pin接口完全兼容，每个接插口提供36个通用IO口，一个5V供电和一个3.3V供电。用户可以使用该接口连接一些扩展模块，以实现自定义功能。
一组电源接口，方便喜欢DIY的用户直接从开发板上取电，给外挂模块供电，满足无限创意需求。

开发板使用

本节给出了AC620开发板的使用说明。

开发板烧写配置

AC620开发板提供了一个串行配置设备用来对Cyclone IV E FPGA芯片进行配置，上电以后配置数据可以自动从配置设备加载到FPGA，使用Quartus 软件，我们也可以在任何时候重新配置FPGA，当然也可以改变串行非易失存储设备中存储的内容，下面将描述这两种类型的配置。

JTAG 配置：这种编程方法将FPGA配置比特流直接下载到了开发板上的 Cyclone IV E FPGA芯片中，在上电状态下，FPGA将保留此配置，逻辑功能可以正常运行，但断电以后，配置信息将会丢失，需要上电以后重新进行配置。

JIC配置： Altera 允许我们在JTAG下载模式下配置EPCS器件，通过Quartus软件自带的转换工具，我们可以将编译生成的.sof文件转换为.jic文件，然后通过JTAG口下载到EPCS器件，这样就可以做到配置数据掉电不丢失，器件在上电时根据设置从EPCS器件中读取配置数据并完成FPGA的配置和初始化工作。

轻触按键

如图 2.1‑3所示，AC620开发板提供了三个轻触按键，三个按键分别被称为S0、S1、S2。此三个引脚直接与FPGA管脚相连，并接上了上拉电阻。在没有按键按下的时候，每个按键端输出的都是高电平，当按键按下的时候，被按下的按键端会输出低电平。轻触按键作为最简单的输入设备，适合在需要给系统输入控制信号的场合使用，表2.4列出了轻触按键和FPGA连接的管脚信息。

图 2.1‑3  轻触按键和 Cyclone IV EFPGA连接关系示例

表2.4  按键管脚分配表

Signial Name	FPGA pin No.
S0	PIN_M16
S1	PIN_E15
S2	PIN_E16

用户LED

芯路恒开发板提供了四个红色的LED调试灯， 所有的LED灯都是通过 Cyclone IV E FPGA 直接驱动;当FPGA输出低电平时，LED点亮，当LED输出高电平时,LED灯熄灭。图 2.1‑4展示了LED和FPGA的连接关系，表2.5列出了LED和FPGA连接的管脚信息。

图 2.1‑4   流水灯 和 Cyclone IV E FPGA连接示例

表2.5 LED管脚分配表

Signial Name	FPGA pin No.
LED0	PIN_A2
LED1	PIN_B3
LED2	PIN_A4
LED3	PIN_A3

时钟输入

AC620开发板设计了三路时钟源，第一路由板载50MHz有源晶振提供，第二路由同轴接口输入，另外第三路集成在CMOS摄像头接口中（一般用于输入CMOS摄像头时钟像素时钟）。三路时钟均通过 Cyclone IV E专用的时钟引脚进行输入，保证了最好的时钟质量，并保证可以配置到对应的全局时钟链路上。图 2.1‑5展示了时钟和FPGA的连接关系，表2.6列出了FPGA时钟管脚的连接信息。

图 2.1‑5晶振和 Cyclone IV E FPGA连接示例

Signial  Name	FPGA pin  No.
REF_CLK0	PIN_E1
CLK_EX	PIN_M15
CMOS_PCLK	PIN_M2

表2.6  时钟管脚分配表

GPIO接口

芯路恒开发板提供了1个40Pin的与友晶科技DE2开发板兼容的GPIO接口， 端口使用标准的IDC3-40接口。该端口除了有 36 个引脚直接连到了 Cyclone IV E FPGA以外, 还输出了DC +5V (VCC5), DC +3.3V (VCC3P3), 和两个接地的引脚。端口名为GPIO0。 图 2.1‑6展示了 GPIO0 的端子与FPGA管脚连接方式，表2.7列出了GPIO0和FPGA连接的管脚信息。

图 2.1‑6 GPIO0 和 Cyclone IV E FPGA连接示例

Signial Name	FPGA pin No.		Signial Name	FPGA pin No.
GPIO0	PIN_R1		GPIO18	PIN_G1
GPIO1	PIN_P2		GPIO19	PIN_G2
GPIO2	PIN_N2		GPIO20	PIN_F2
GPIO3	PIN_N1		GPIO21	PIN_F5
GPIO4	PIN_L2		GPIO22	PIN_F1
GPIO5	PIN_L1		GPIO23	PIN_D1
GPIO6	PIN_K2		GPIO24	PIN_E5
GPIO7	PIN_K1		GPIO25	PIN_D3
GPIO8	PIN_J2		GPIO26	PIN_B1
GPIO9	PIN_J1		GPIO27	PIN_C2
GPIO10	PIN_L6		GPIO28	PIN_D4
GPIO11	PIN_L3		GPIO29	PIN_C3
GPIO12	PIN_K6		GPIO30	PIN_D6
GPIO13	PIN_L4		GPIO31	PIN_D5
GPIO14	PIN_K5		GPIO32	PIN_A5
GPIO15	PIN_J6		GPIO33	PIN_C6
GPIO16	PIN_G5		GPIO34	PIN_F9
GPIO17	PIN_F3		GPIO35	PIN_B6

表2.7  GPIO0管脚分配表

红外接收

AC620开发板包含一个红外接收模块 IR,使用红外接收电路，我们可以接收38KHz的红外遥控信号，然后使用FPGA解码得到相应的数据内容。图 2.1‑7展示了红外接收电路和FPGA的电路连接关系，表2.8列出了红外接收电路和FPGA连接的管脚信息。

图 2.1‑7红外接收电路和 Cyclone IV E FPGA连接示例

Signial Name	FPGA pin No.
IRDA_RXD	PIN_M1

表2.8  红外接收电路管脚分配表

SDRAM

AC620开发板设计了一个最大可安装256Mb的SDRAM电路，实际生产时使用 128Mb的SDRAM存储器, 该芯片与FPGA相连的数据总线位宽为16 bit, SDRAM采用3.3V供电。

图 2.1‑8展示了SDRAM和FPGA之间的连接关系，表2.9列出了SDRAM和FPGA连接的管脚信息。

图 2.1 8 SDRAM 和 Cyclone IV E FPGA连接示例

Signial Name	FPGA pin No.	Signial Name	FPGA pin No.
sdram_addr0	PIN_P11	sdram_dqm0	PIN_T8
sdram_addr1	PIN_L10	sdram_dqm1	PIN_R10
sdram_addr2	PIN_P14	sdram_dq0	PIN_R3
sdram_addr3	PIN_T13	sdram_dq1	PIN_T3
sdram_addr4	PIN_N12	sdram_dq2	PIN_R4
sdram_addr5	PIN_M11	sdram_dq3	PIN_T4
sdram_addr6	PIN_L11	sdram_dq4	PIN_R5
sdram_addr7	PIN_T15	sdram_dq5	PIN_T5
sdram_addr8	PIN_R14	sdram_dq6	PIN_R6
sdram_addr9	PIN_T14	sdram_dq7	PIN_R8
sdram_addr10	PIN_M10	sdram_dq8	PIN_R9
sdram_addr11	PIN_R13	sdram_dq9	PIN_K9
sdram_addr12	PIN_N11	sdram_dq10	PIN_L9
sdram_ba0	PIN_T12	sdram_dq11	PIN_K8
sdram_ba1	PIN_M9	sdram_dq12	PIN_L8
sdram_cas_n	PIN_R11	sdram_dq13	PIN_M8
sdram_cke	PIN_T11	sdram_dq14	PIN_N8
sdram_clk	PIN_T10	sdram_dq15	PIN_P9
sdram_cs_n	PIN_R12	sdram_ras_n	PIN_N9
sdram_we_n	PIN_T9

       

摄像头接口

芯路恒开发板支持视频图像项目的开发，板载的CMOS接口可以用来连接OV7670（30W）、OV7725（30W）、OV2640（200W）、OV5640（500W）、OV5642（500W）等常用图像采集摄像头，如图 2.1 9所示。配合AC620开发板板载的片外SDRAM数据存储器，用户可以进行数字图像的采集处理，也可以很方便地验证图像领域的各种算法。图 2.1 10给出了CMOS端子和FPGA连接关系，表2.13列出了摄像头接口和FPGA连接的管脚信息。

图 2.1‑9 Camera常见的兼容模组

图 2.1‑10 Camera和 Cyclone IV E FPGA连接示例

表2.13 摄像头管脚分配表

Signial Name	FPGA pin No.	Signial Name	FPGA pin No.
CMOS_D0	PIN_K10	CMOS_HREF	PIN_N3
CMOS_D1	PIN_P8	CMOS_PCLK	PIN_M2
CMOS_D2	PIN_M7	CMOS_PWDN	PIN_P1
CMOS_D3	PIN_T6	CMOS_SCLK	PIN_T2
CMOS_D4	PIN_N6	CMOS_SDA	PIN_R7
CMOS_D5	PIN_P6	CMOS_RST	PIN_T7
CMOS_D6	PIN_L7	CMOS_VSYNC	PIN_M6
CMOS_D7	PIN_P3	CMOS_XCLK	PIN_N5

IIC总线（EEPROM+RTC+WM8731）

芯路恒开发板有4个设备使用IIC总线，分别为AT24C64的EEPROM存储器、PCF8563型实时时钟芯片、WM8731控制接口以及CMOS摄像头接口，其中，CMOS摄像头接口上的IIC配置总线单独与FPGA连接，不与其他IIC器件共享总线，EEPROM存储器、PCF8563型实时时钟芯片、WM8731控制接口共享同一个IIC总线。图 2.1‑11给出了EEPROM+RTC+WM8731与FPGA的连接关系，表2.10列出了IIC接口器件和FPGA连接的管脚信息，表2.11列出了三个IIC器件的器件地址。

图 2.1 11 IIC总线和 Cyclone IV E FPGA连接示例

表2.10 IIC管脚分配表

Signial Name	FPGA pin No.
IIC_SCL	PIN_D8
IIC_SDA	PIN_F7

表2.11 IIC器件的器件地址

器件名称	器件地址
AT24C64	0xA0
PCF8563	0xA2
WM8731	0x34

通用显示扩展接口

AC620开发板上提供了一个兼容性强大的2*18通用显示扩展接口，该接口的引脚配置完全兼容正点原子团队推出的STM32F103系列开发板的液晶屏接口。用户通过该接口可以连接非常多的显示设备，如图 2.1 12所示的正点原子团队推出的各尺寸MCU液晶屏接口，也可连接小梅哥FPGA团队推出的5寸800*480 RGB接口的显示屏（代替VGA显示器），还可连接小梅哥FPGA团队推出的24位高性能VGA输出模块。当然，用户也可以使用该接口作为通用扩展接口连接用户自己的设备。图 2.1 13给出了通用显示扩展接口与FPGA的连接关系，表2.12列出了通用显示扩展接口和FPGA连接的管脚信息。

图 2.1‑12   兼容第三方显示屏列表

图 2.1‑13   通用显示扩展接口与FPGA连接

表2.12 通用显示扩展接口管脚分配表

Signial Name	FPGA pin No.	Signial Name	FPGA pin No.
GPIO2_0	PIN_F13	GPIO2_14	PIN_L15
GPIO2_1	PIN_F16	GPIO2_15	PIN_J13
GPIO2_2	PIN_F15	GPIO2_16	PIN_K12
GPIO2_3	PIN_G15	GPIO2_17	PIN_L12
GPIO2_4	PIN_F14	GPIO2_18	PIN_M12
GPIO2_5	PIN_G11	GPIO2_19	PIN_L13
GPIO2_6	PIN_J11	GPIO2_20	PIN_L14
GPIO2_7	PIN_J12	GPIO2_21	PIN_N16
GPIO2_8	PIN_K11	GPIO2_22	PIN_N15
GPIO2_9	PIN_J14	GPIO2_23	PIN_P16
GPIO2_10	PIN_J16	GPIO2_24	PIN_P15
GPIO2_11	PIN_J15	GPIO2_25	PIN_R16
GPIO2_12	PIN_K16	GPIO2_26	PIN_N13
GPIO2_13	PIN_K15	GPIO2_27	PIN_N14

USBto UART

为了方便开发板与PC机相连，AC620上提供了一个USB转串口的电路，该USB可以直接作为开发板供电端口，也可以作为一个串口电路使用，通过串口（UART）,可以很方便的实现芯路恒开发板与计算机之间的通信。图 2.1‑14给出了USB转TTL电路和FPGA连接关系，表2.14列出了USB转TTL电路和FPGA连接的管脚信息。

图 2.1‑14   USB转TTL电路和 Cyclone IV E FPGA连接示例

表2.14 UART管脚分配表

Signial Name	FPGA pin No.
UART_RX	PIN_B5
UART_TX	PIN_A6

电源拓展端口

为了方便用户添加DIY模块或者其他外设，AC620开发板提供了一组电源拓展端子，通过这些端子，其他类型的开发板或外设可以方便的实现和AC620开发板的共地或者共电源，以此形成一个大型的系统。图 2.1‑15展示了三组电源拓展端子的连接属性。

、

图 2.1 15   电源拓展端子示例

无源蜂鸣器驱动电路

芯路恒开发板为用户配备了发声装置—无源蜂鸣器。用户可以根据自己的喜好播放音乐，也可以将蜂鸣器作为报警装置，在某些需要的时刻发出警报声。图 2.1 16给出了无源蜂鸣器和FPGA的连接关系，表2.15列出了蜂鸣器电路和FPGA连接的管脚信息。

表2.15 蜂鸣器管脚分配表

Signial Name	FPGA pin No.
BEEP	PIN_L16

音频编解码电路

AC620开发板上提供了一个高品质的24位音频接口，该接口使用Wolfson公司的WM8731音频编解码芯片。WM8731带有麦克风输入，音频输入和音频输出端口，音频采样率从8KHz到96Khz可设置。该芯片使用IIS接口传输音频，使用IIC接口接受来自FPGA的控制，AC620上，IIC总线上总共连接了EEPROM、RTC和WM8731三个设备，因此当需要同时使用到此三个设备时，请重点关注IIC主机的逻辑设计。图 2.1‑17为WM8731与Cyclone IV E的连接关系，表2.16列出了音频编解码电路和FPGA连接的管脚信息。

图 2.1‑17   WM8731与Cyclone IV E的连接关系

表2.16 音频编解码器管脚分配表

Signial Name	FPGA pin No.
AUD_ADCLRCK	PIN_B10
AUD_ADCDAT	PIN_A10
AUD_DACLRCK	PIN_A9
AUD_DACDAT	PIN_F8
AUD_XCK	PIN_A7
AUD_BCLK	PIN_B8
I2C_SCLK	PIN_D8
I2C_SDAT	PIN_F7

以太网收发器

AC620开发板通过一片Realtek的RTL8201以太网PHY提供对以太网连接的支持，RTL8201是一片10M/100M自适应以太网收发器，提供MII/SNI接口的MAC连接。在Cyclone IV E器件中，调用三速以太网IP核（MAC），实现完整的以太网连接。或者用户使用Verilog编写的自定义用户逻辑来实现以太网连接。图 2.1‑18为RTL8201与Cyclone IV E的连接关系，表2.17列出了以太网电路和FPGA连接的管脚信息。

图 2.1‑18   为RTL8201与Cyclone IV E的连接关系

表2.11 以太网收发器管脚分配表

Signial Name	FPGA pin No.	Signial Name	FPGA pin No.
ETH0_TX_EN	PIN_C14	ETH0_RX_DV	PIN_A15
ETH0_TXCLK	PIN_D11	ETH0_RX_ER	PIN_F11
ETH0_TXD0	PIN_C11	ETH0_RXCLK	PIN_A13
ETH0_TXD1	PIN_B12	ETH0_RXD0	PIN_E10
ETH0_TXD2	PIN_A12	ETH0_RXD1	PIN_B14
ETH0_TXD3	PIN_B11	ETH0_RXD2	PIN_A14
ETH0_MDC	PIN_E11	ETH0_RXD3	PIN_B13
ETH0_MDIO	PIN_D12	ETH0_COL	PIN_A11
ETH0_RST_N	PIN_D14	ETH0_CRS	PIN_F10

RS232接口

AC620开发板上，提供了一个RS232接口，用于实现和带标准RS232接口的设备进行连接，以实现相应的数据传输和控制功能。RS232接口使用标准的DB9公口连接器，和Cyclone IV E之间使用电平转换芯片，实现TTL电平和RS232电平之间的转换。图 2.1‑19为SP3232与Cyclone IV E的连接关系，表2.18列出了RS232电路和FPGA连接的管脚信息。

图 2.1‑19   SP3232与Cyclone IV E的连接关系

xxx    RS232管脚分配表

Signial Name	FPGA pin  No.
RS232_TXD	PIN_A8
RS232_RXD	PIN_B9

RS485接口

AC620开发板上，提供了一个RS485接口，用于实现和常见的带RS485接口的工业设备进行连接，以实现相应的数据传输和控制功能。RS485接口配合上层MODBUS协议，广泛应用于各种自动化工业设备接口。RS485接口使用XH2.54防呆连接器，和Cyclone IV E之间使用SP3485收发器芯片进行连接，实现TTL电平和RS485电平之间的转换。图 2.1‑20为SP3485与Cyclone IV E的连接关系，表2.19列出了RS485电路和FPGA连接的管脚信息。

图 2.1 20   SP3485与Cyclone IV E的连接关系

Signial Name	FPGA pin No.
RS485_TXD	PIN_C16
RS485_REN	PIN_D16
RS485_RXD	PIN_D15

CAN接口

AC620开发板上，提供了一个CAN接口，用于实现和常见的带CAN接口的工业设备进行连接，以实现相应的数据传输和控制功能。CAN总线以其高度的可靠性和便捷的组网特性，广泛应用于汽车电子系统中。CAN接口使用XH2.54防呆连接器，和Cyclone IV E之间使用VP230 CAN收发器芯片进行连接，实现TTL电平和CAN总线电平之间的转换。图 2.1 21为VP230与Cyclone IV E的连接关系，表2.20列出了CAN电路和FPGA连接的管脚信息。

图 2.1‑21   VP230与Cyclone IV E的连接关系

xxx   CAN管脚分配表

Signial Name	FPGA pin No.
CAN_TXD	PIN_B16
CAN_RXD	PIN_C15

12位8通道ADC

AC620开发板上使用一片TI公司生产的ADC128S022型ADC芯片实现模拟和数字信号之间的转换，该芯片提供一个12位采样精度的ADC和8个模拟输入通道，转换速率最高200Ksps，模拟输入信号电压范围为0~VA(模拟供电电压)，使用该电路，用户可以非常方便的实现多路模拟电源的高精度测量。ADC128S022对外提供一个标准的SPI数字接口，将该数字接口连接到Cyclone IV E上，可以实现通过Cyclone IV E控制ADC128S022实现模拟电源到数字信号的转换。图 2.1‑22为ADC128S022与Cyclone IV E的连接关系，表2.21列出了ADC电路和FPGA连接的管脚信息。

图 2.1 22    ADC128S022与Cyclone IV E的连接关系

12位2通道DAC

AC620开发板上使用一片TI公司生产的TLV5618型DAC芯片实现数字信号到模拟信号之间的转换。TLV5618提供两个12位采样精度的DAC输出通道，转换速率最短为1us，模拟输出信号电压范围为0~2Vref，AC620开发板上使用一颗LM4040-2.0精密参考源芯片，为TLV5618提供2.048V的精密参考源，因此整个DAC电路的输出电压范围为0V~4.096V。使用该电路，用户可以非常方便的实现多路模拟信号输出，进行数控系统的设计。ADC128S022对外提供一个标准的SPI数字接口，将该数字接口连接到Cyclone IV E上，可以实现通过Cyclone IV E传输数字信号给TLV5618，最终得到对应的模拟电压信号的功能。图 2.1 23为TLV5618与Cyclone IV E的连接关系，表2.22列出了DAC电路和FPGA连接的管脚信息。

图 2.1‑23   TLV5618与Cyclone IV E的连接关系

xxx   DAC管脚分配表

Signial Name	FPGA pin No.
DAC_CS_N	PIN_E8
DAC_DIN	PIN_C8
DAC_SCLK	PIN_E7

7段8位数码管

为了提供一种最简单直观的显示，AC620开发板上提供了一个7段8位共阳极数码管电路，为了减少对FPGA引脚资源的占用，AC620开发板上的数码管采用串行移位寄存器芯片将串行数据转化为16位并行数据后进行驱动。Cyclone IV E通过3根数据线，连接到两片级联的串行移位器芯片74HC595上，再由74HC595将每次16位串行的数据转化为16位并行的数据，分别用以驱动7段8位数码管的段选和位选，图 2.1‑24为74HC595与Cyclone IV E的连接关系，表2.23列出了数码管电路和FPGA连接的管脚信息。

图 2.1‑24   74HC595与Cyclone IV E的连接关系

xxx   74HC595数码管驱动电路管脚分配表

Signial Name	FPGA pin No.
SEG7_SCLK	PIN_F6
SEG7_DIO	PIN_E6
SEG7_RCLK	PIN_B4