芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
查看: 481|回复: 0

【ACX750-CH569】基于USB3.0的ACM9238双通道数据采集DDR3存储系统

[复制链接]
  • TA的每日心情
    开心
    昨天 09:14
  • 34

    主题

    47

    帖子

    1110

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    1110
    发表于 2025-3-12 17:59:49 | 显示全部楼层 |阅读模式
    CH569芯片介绍
           CH569微控制器使用RISC-V3A内核,支持RISC-V 指令的IMAC子集。片上采取128位数据宽度的DMA以支持多个高速外设的高带宽需求,实现大数据量的高速传输。外设包括USB3.0超速、USB2.0高速主机和设备控制器及收发器PHY、千兆以太网控制器、专用高速SerDes控制器及收发器PHY、SD/EMMC接口控制器、加解密模块、高速并行接口、数字视频接口DVP等,可广泛应用于流媒体、即时存储、超高速FIFO、通讯延长、安防监控等应用场景。
    image.png
    该芯片具有以下功能
    1、RISC-V内核,120MHz系统主频,支持单周期乘法和硬件除法、可编程中断控制器、低功耗两级流水线。
    2、448KB CodeFlash,32KB DataFlash,16KB的32位宽SRAM,32/64/96KB可配置的128位宽SRAM。
    3、内置超高速USB3.0控制及收发器(内置PHY),支持USB3.0 主机Host/设备Device模式、OTG功能,支持USB3.0 HUB。
    4、内置高速USB2.0控制及收发器(内置PHY),支持USB2.0 主机Host/设备Device模式,支持控制/批量/中断/同步传输。
    5、内置千兆以太网控制器(Ethernet),提供RGMII和RMII PHY接口,支持10/100/1000Mbps的传输速率。
    6、内置高速并行接口HSPI,可配置8/16/32位数据宽度,内置FIFO,支持DMA,最快传输速度约为3.8Gbps。
    7、内置SerDes控制及收发器(内置PHY,可直接驱动光纤),支持网线(仅使用1组差分线)传输90米,支持1.25Gbps高速差分信号通讯。
    8、内置EMMC控制器,支持单线、4线、8线数据通讯模式,符合EMMC卡4.4和4.5.1规范,兼容5.0规范。
    9、支持AES/SM4算法,8种组合加解密模式,支持SRAM/EMMC/HSPI外设接口数据加解密。
    10、4组UART,最高波特率6Mbps,兼容16C550,内置FIFO,多个触发级。
    11、2组SPI接口,支持主从(Master/Slave)模式,内置FIFO,支持DMA。
    12、主动并口:8位数据,15位地址总线。
    13、3组26位定时器,支持定时、计数、信号捕捉、PWM调制输出,4组扩展PWM输出,占空比可调。
    14、49个通用IO,8个可设置电平/边沿中断,部分引脚具有复用及映射功能。
    15、内置看门狗,集成2线调试接口,支持在线仿真。
    16、支持低功耗模式,支持部分GPIO、USB、以太网信号唤醒。

    CH569芯片凭借其高性能RISC-V内核和丰富的外设资源,非常适用于高速数据采集和处理应用。基于此,小梅哥团队推出了一款高性能的开发板-ACX750-CH569开发板,该开发板集成了CH569 USB3.0芯片,并具备丰富的硬件功能,不仅支持USB3.0接口,还提供PCIe接口和SFP光纤接口等多种外设扩展。不仅适合日常学习和开发,还可用于科研实验、RISC-V CPU原型验证以及工业级应用开发,为不同层次的用户提供高效、稳定的硬件平台。借助这一高性能硬件平台,小梅哥团队研究并实现了一个基于USB3.0的ACM9238双通道数据采集与DDR3存储系统。该系统采用ACM9238高精度ADC进行双通道同步数据采集,通过Artix-7 FPGA完成数据预处理,并利用DDR3存储器构建高效缓存管理机制,确保大数据量的实时存储与稳定传输。


    基于ACX750-CH569的数据采集项目介绍
      ACX750-CH569开发板上的USB3.0接收电脑端发送过来的命令帧,FPGA将接收到的数据解析出指令,从而实现对ACM9238模块的采样频率、数据采样个数以及采样通道的合理配置,配置完成之后,ACM9238开始采集数据,并将采集的数据存储至DDR3中,再由USB3.0DDR3中的数据传输至电脑,最后通过上位机将采集到的数据通过绘图功能显示出来。

    系统框图
    image.png
    模块介绍
           PLL模块:锁相环模块,输入时钟50M,由开发板上的晶振提供,输出120M供USB模块和数据采集控制模块使用,输出200M供DDR控制器使用,输出两个60M时钟给ACM9238使用。
           HSPI_RX模块:USB数据接收模块,接收上位机下发的数据。
           usb_cmd模块:接收转命令模块,对USB接收的数据进行分析,提取出每个控制命令帧。
           usb_cmd_rx模块:指令转控制模块,将从接收转命令模块接收的数据转换为相应的控制数据并分别输出到对应的模块。
           speed_ctrl模块:采样速率控制模块,控制ACM9238的采样速率。
           ad9238_12bit_to_16bit模块:将ACM9238采样到的12位数据转换成16位的有符号数据。
           ddr3_ctrl_2port模块:DDR3双端口模块,用来缓存ACM9238采集到的数据。
           fifo模块:USB发送FIFO,将16位数据转成32位数据。
           HSPI TX模块:数据发送模块,将FIFO中的数据通过HSPI接口发送出去。

    硬件连接
    image.png

    实验步骤
    1、使用WCHISPStudio软件下载USB固件
    image.png
    2、下载FPGA程序
    image.png
    3、使用小梅哥数据采集仪上位机采集波形
    image.png
    image.png
    image.png




    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2025-4-2 07:25 , Processed in 0.086536 second(s), 33 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表