ACZ702开发板Verilog代码OV5640单目摄像头移植双目摄像头要点

商震

1、需将单目摄像头的管脚绑定修改为双目摄像头。单目摄像头使用的是开发板的独立摄像头专用接口，双目摄像头使用的是GPIO接口，两者的接插位置完全不同。

2、双目摄像头的两组摄像头信号，每一组都比独立的单目摄像头信号多出管脚3个，即：camera_pwdn，camera_xclk和camera_rst_n。

camera_pwdn是掉电使能信号，摄像头正常工作时应当从控制器侧将其拉低提供给摄像头该管脚。对于ACZ702开发板的单目摄像头专用管脚，该信号已经在开发板上进行了拉低提供给摄像头，所以如果使用单目专用摄像头接口，该管脚可以不用配置。而使用双目转接板插接的单目摄像头，由于该信号连接到的是FPGA的对应IO口，所以应当在FPGA源码中描述将该信号置0。

camera_xclk是摄像头基本工作时钟输入脚，默认为24MHz。在单目摄像头专用接口上，该信号被直接连接在24MHz的晶振上，所以如果使用单目摄像头专用接口，则不需提供该信号频率到摄像头上。如果使用双目摄像头转接板，则需由FPGA提供该信号频率，支持摄像头的工作。在FPGA侧，该信号频率可以由FPGA的锁相环生成，同时锁相环输出的该信号，可以在FPGA内部通过连线的方式一分为二，同时提供给两个摄像头使用。

camera_rst_n是摄像头的复位信号，摄像头该管脚接收到低电平则摄像头复位。该信号属于摄像头的硬件复位信号，不同的是，在单目摄像头专用扩展接口上，该信号管脚被开发板引出的高电平直接拉高，而使用双目转接板，则该信号需从FPGA中引出，而在FPGA中，直接通过信号定义的方式将其置为1。我们在实际使用中，为了控制摄像头的复位时间长度，往往直接将该信号置1，而使用软件复位的方式获得对摄像头更多的控制策略，比如为控制启动时机和先后顺序产生延时的设定等。

3、锁相环的配置不同。根据上一条的描述，由于需要获得一个24Mhz的摄像头工作频率，双目摄像头在设置锁相环时，需多引出一个24Mhz的输出频率，因此，锁相环的输出信号需多开放一个24Mhz输出端口。

4、摄像头的初始化模块和DVP接口控制模块的复制。在单目摄像头的例程中，只需要一个摄像头的初始化模块和一个摄像头DVP接口模块即可正常工作，而双目摄像头需要对两个摄像头分别进行初始化，同时分别进行DVP接口适配。

5、双目转接板两个摄像头初始化的寄存器写入i2c信号需确认管脚绑定时使用内部电阻拉高。由于单目摄像头专用接口在i2c端有上拉电阻，而双目转接板没有设置电阻上拉，所以需开启FPGA片上上拉电阻用于确保i2c信号的正常通信。

6、双目摄像头初始化信号的图片宽度常量为单目摄像头该常量的一半。

7、关注reset信号和摄像头初始化完成指示灯led的含义变化。

reset信号在移植为双目摄像头程序后，需确保两个摄像头同时复位完成，初始化完成信号电平均拉高后，方可认为程序离开reset状态，reset拉低，摄像头进入正常图像采集工作状态。

而led指示灯为低电平点亮，即从双目改为单目后，需两个摄像头初始化完成信号同时为1，方得到逻辑高电平使led点亮。

8、对接DDR的写fifo信号的控制信号需调整，wrfifo_clr的时机，应当在两个摄像头初始化完成后立即进行。wrfifo的写fifo的使能信号和输入wrfifo的数据即wrfifo_wren信号和wrfifo_din信号，应当由两幅图像数据拼接后的模块提供。

9、如果是以太网的实验，需注意以太网控制器的频率选择，单目摄像的频率和DVP_capture保持一致，双目摄像头以太网，则由于图像混合过程需提高频率，要使用以太网的工作频率（RGMII和GMII均为125M）