移位操作的实现

商震

使用verilog进行移位操作的实现
verilog有一种非常简单的移位操作，采用位拼接的方法完整移位，实例如下:

1. reg [3:0] source;
   
2. reg out;
   
3. 
   
4. {out,source[3:0]}={source[3:0],1'b0};//向左移位。且不循环
   
5. {source[3:0],out}={1'b0,source[3:0]}//向右移位，且不循环
   
6. {out,source[3:0]}={source[3:0],source[3]};//向左循环移位
   

复制代码