|
Error (10149): Verilog HDL Declaration error at counter3.v(27): identifier "cnt3" is already declared in the present scope
报错内容如上所述,原因在于某个信号在多个位置定义,如下面的代码,第10行定义了cnt3,在17行又定义了一次,就会出现这种报错。排查这种报错的方法很简单,找到其中一个位置,双击使其高亮,然后再在上下文中找其他地方定义的位置。
- module counter3(
- Clk50M,
- Rst_n,
- led
- );
- input Clk50M; //系统时钟,50M
- input Rst_n; //全局复位,低电平复位
- output reg led;
- wire [24:0]cnt3;
-
- counter2 counter2(
- .Clk50M(Clk50M),
- .Rst_n(Rst_n),
- .cnt2(cnt3)
- );
- wire [24:0]cnt3;
- //led输出控制进程
- always@(posedge Clk50M or negedge Rst_n)
- if(Rst_n == 1'b0)
- led <= 1'b1;
- else if(cnt3 == 25'd24_999) //仅为测试
- led <= ~led;
- else
- led <= led;
- endmodule
复制代码
|
|