设为首页收藏本站
开启辅助访问

芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
芯路恒电子技术论坛»论坛首页 › Altera FPGA开发板 › Modelsim编译报错 › 【Modelsim常见问题】vsim-3039 Instantiation of ‘xxx ...
返回列表 发新帖
查看: 10592|回复: 0

【Modelsim常见问题】vsim-3039 Instantiation of ‘xxxx’ failed

[复制链接]
voiue
  • TA的每日心情
    开心
    2024-11-29 11:05

    • 20

    主题

    36

    帖子

    1511

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    1511
    发表于 2019-10-25 19:37:38 | 显示全部楼层 |阅读模式
    20191025192848.jpg
    问题原因1

    该问题经常出现在创建工程的时候，在走新建工程向导的流程，有一步是选择仿真工具，和仿真语言的，这个地方稍微不注意就选到VHDL了。
    而且截图第一行也说了，只支持单一种语言仿真（即不支持混合仿真（即包含verilog又有VHDL的工程））


    解决方案1

    为此我们需要更改一下仿真语言就可以了，在assignment-settings里面，如下图所示。

    20191025193532.jpg


    问题原因2

    创建IP时候，IP的语言选择为了VHDL

    企业微信截图_165640107827.png

    解决方案2

    重新创建该IP，选择语言为Verilog

    QQ图片20220628152337.png
    &#body;
    回复

    使用道具 举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2025-1-29 07:54 , Processed in 0.120424 second(s), 34 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表