FIFO写满后就自动清0吗

xiaoxiao

最近在写数据采集发送系统，数据采集后发送给FIFO存储起来，再用串口发送出去。数据采集的速率是24000Hz,位宽24，从FIFO中取出后分成三段，加上帧头和帧尾发送出去，也就是说一个24位的数据发送出去要占用5个发送周期，9600bps的话发送速率大概192Hz。
刚开始设计的逻辑是只要FIFO里面有数据，串口就保持发送。但是在板级验证的时候，FIFO很快就被写满，并且写满后usedw就变为0了，此后复位也不能继续数据采集和发送，FIFO仿佛被卡死了一样。
后来改了逻辑，FIFO写入量达到一半深度的时候就停止采集，等到串口发送完写入数据后再继续采集，这样就能行的通了。


所以在这里有个疑问，当FIFO被写满以后usedw就被自动清0吗？
还有采集的速率远远高于串口的速率，FIFO已经不能满足了，这时候是应该更换更大的存储器件还是采用更快的发送手段呢？如果更换存储，有什么比较好的方案推荐呢？如果换其它的发送手段，又有那些比较好的发送技术呢，诸如以太网之类的。PS：楼主用的AC620完成的实验。

xiaoxiao

voiue 发表于 2019-8-5 22:34
1.FIFO被写满以后usedw就被自动清0吗？
答：不会，写满之后就写不进去了。至于发送卡死了是你代码里面的其 ...

感谢大哥回复！我的串口发送判定条件是usedword>=1；所以说是不是写满了以后usedword会自动清零0，我在班级验证的时候用ISSP抓取usedword也确实是这样，到了满值以后下一步就自动清零。

xiaoxiao

voiue 发表于 2019-8-5 22:34
1.FIFO被写满以后usedw就被自动清0吗？
答：不会，写满之后就写不进去了。至于发送卡死了是你代码里面的其 ...

我这里想的是每次采集10秒的数据就停止采集处理一次，能否用SDRAM呢？
而且以太网传输数据会有数据丢失，这个对数据处理影响也可以忽略吗？

奋斗的小孩

FIFO写满后，确实会出现usedw出现0的情况，建议你设置ip核的时候，把usedw的位宽多加一位即可。