关于SDRAM程序的几点疑惑

wx_o5BM74Mj

1

1、如图1所示，为什么要加上||ref_req>1‘b0呢,不加不行吗

2

3

2、如图2,3所示，比如当状态机位于WRITE，这时候有wr_req或rd_req过来，在请求信号的定义中，请求信号为1时，不是都包含了opt_done=1这个成立吗，为什么在状态机的跳转中还要写上&opt_done，是不是可以直接在判断条件中写成请求信号==1就行。

4

3、这里结束时间的定义里是不是忘记+1。

wx_o5BM74Mj

希望小梅哥有空帮我解答一下，谢谢，关于SDRAM还没看完，有不懂的会继续在这里提问，大家刚学的也可以看看

wx_o5BM74Mj

else if((wr_cnt > SC_RCD)&&(wr_cnt <= SC_RCD+SC_BL))
                        Wr_data_vaild <= 1'b1;
这个 地方的判断条件里是不是也掉了+1,为什么程序好多地方起始的一个周期都不加了