【求助】fpga的潜伏期是什么

孤君 · 发表于 2018-5-30 18:11:23

本帖最后由 fzwwj95 于 2018-5-31 06:48 编辑

是不是有了稳定的输入之后要等待多少个时钟才会有输出所间隔的时间吗

admin · 发表于 2018-5-30 20:20:53

不太理解，只听说过存储器的读潜伏期，而FPGA，不知道是不是你说的上电稳定时间，比如PLL要在上电初始化完成后多久的时间后才能输出稳定的时钟信号，这个用潜伏期又牵强了

		自动登录	找回密码
密码			立即注册

账号		自动登录	找回密码
密码			立即注册