【紫光同创】PDS软件中时钟管理单元PLL配置和使用

xxxx

9  PDS软件中时钟管理单元PLL配置和使用

PLL（Phase Locked Loop，即锁相环）是最常用的IP核之一，其性能强大，可以对输入到 FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出期望时钟。
PDS软件中时钟管理单元PLL配置和使用.pdf (1.09 MB, 下载次数: 719)

2023-4-7 16:37 上传

点击文件名下载附件

PLL_LED.rar (39.47 KB, 下载次数: 320)

2023-4-7 16:49 上传

点击文件名下载附件

更多紫光同创FPGA相关资料，请查看下述汇总贴
【紫光同创】紫光同创国产FPGA产品使用自助服务手册