关于综合与布局布线后的时序仿真

imagination

问题：在到start Compilation后都是可以编译的，但按了Gate Level Simulation后，并没有出现EDA gate level simulation工作速度/环境温度等选择，也没有报错信息，而是直接打开了modelSim，但时序和之前RTL Simulation的一样，并没有出现脉冲或延迟。用的Quartus 16.1 板子选的cyclone V
本人小白一枚，望能够详细讲解，在此多谢。

voiue

这种问题在群里面提问会得到更快的解答。
这个是对应的解决方法
http://corecourse.cn/forum.php?mod=viewthread&tid=27743