芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
查看: 5489|回复: 0

关于建立时间与保持时间的疑惑

[复制链接]
  • TA的每日心情
    开心
    2019-7-23 14:10
  • 5

    主题

    11

    帖子

    122

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    122
    发表于 2018-11-29 00:13:24 | 显示全部楼层 |阅读模式
    本帖最后由 fzwwj95 于 2018-11-29 16:56 编辑

    如图,建立时间和保持时间都是针对的时钟沿,如图所示,时钟沿有一个上升的过程,图中虚线与clk上升沿的交点是什么?幅值的50%?还是低电平(低于2.5V)往高电平(高于2.5V)跳转的那个点?
    保持时间_建立时间.png
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2024-11-22 00:04 , Processed in 0.110646 second(s), 33 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表