关于SDRAM引脚数不足报错的问答

fzwwj95 · 发表于 2018-6-29 08:09:18

本帖最后由 fzwwj95 于 2018-6-29 08:11 编辑

来源：芯路恒FPGA客户专属群 286285840

【问】
嘉文四世(594717378) 9:32:33
小梅哥这是什么情况啊我运行的源码啊

fzwwj95 · 发表于 2018-6-29 08:11:25

【答】
武汉-小梅哥(528369266) 9:34:49

@嘉文四世 sdram这个，仿真就可以了，全编译因为引脚数量问题，通不过的

admin · 发表于 2018-6-29 12:37:18

这个例子是SDRAM控制器设计实验，主要通过仿真来验证控制器设计是否正确，不属于应用型代码，由于引出信号较多，因此全编译会报错，解决这个问题，一种方案是选择引脚更多的片来编译，二种是使用虚拟引脚功能，啥是虚拟引脚，咋使用，百度就有。

fzwwj95 · 发表于 2018-7-5 07:19:07

admin 发表于 2018-6-29 12:37
这个例子是SDRAM控制器设计实验，主要通过仿真来验证控制器设计是否正确，不属于应用型代码，由于引出信号 ...

学习了，谢谢小梅哥耐心解答

		自动登录	找回密码
密码			立即注册

账号		自动登录	找回密码
密码			立即注册