在FPGA中a-b为负数会怎样？

诸梦黄昏199301 · 发表于 2018-6-7 17:15:10

在FPGA中对AD采样数据进行处理，怎么样恢复成原始数据？每个周期有10个采样点。还有在FPGA中a-b为负数会怎样？

系列一为采样出来的数据；系列三为处理以后的数据，系列四位系列三减系列四 ...

admin · 发表于 2018-6-7 18:58:52

第一个问题没看懂。
第二个问题，负数也是数，比如16'd0-16'd1就是16'hffff

admin · 发表于 2018-6-7 18:59:48

由于目前论坛活跃程度不高，强烈建议您发完提问帖之后将连接复制发送到我们的任意一个群内，方便网友及时获知，快速前来回答讨论

诸梦黄昏199301 · 发表于 2018-6-8 08:31:27

admin 发表于 2018-6-7 18:58
第一个问题没看懂。
第二个问题，负数也是数，比如16'd0-16'd1就是16'hffff

嗯，谢谢，第二个和我想的一样。第一个问题是用50MHz的频率AD对5MHz为1bit的信号进行采集，得到原始信号系列一，然后怎么恢复成周期为5MHz的数字信号。阈值判断行不通，最重要的是怎样判断每bit信号从哪开始。

		自动登录	找回密码
密码			立即注册

账号		自动登录	找回密码
密码			立即注册