







# 1 基于 AC620/AC609 的 ACM1030 数据采集串口发送实验

## 章节导读

本文介绍了基于 FPGA 的 ACM1030 数据采集串口发送系统设计与验证方法。案例包括基于芯路恒 AC620 开发板和 AC609 开发板，并结合国产知名模拟器件设计和制造商思瑞浦（3PEAK）公司的 10 位 50M 采样速率高速 ADC 芯片 3PA1030，实现了利用串口对 ACM1030 数据采样转换控制并输出。

## 1.1 文档所设计文件说明

本次实验配套的文件压缩包名为 AC620\_609\_ACM1030\_sdram\_uart，解压后可得到配套的工程文件、调试工具等，具体如下：

	AC609_ACM1030_sdram_uart.rar：基于 AC609 的 ACM1030 数据采集串口发送实验的源工程文件。
	AC620_ACM1030_sdram_uart.rar：基于 AC620 的 ACM1030 数据采集串口发送实验的源工程文件。
	实验图集：存放串口调试助手测试界面，基于 AC620 和 AC609 的整体硬件连接图。
	小梅哥控制台 For ADC 采集：数据采集上位机，用户可以在上位机显示界面选择 ACM1030、串口，点击开始采集，便可以看到采集的数据波形。
	sscom5.13.1: 串口调试工具
	ADCdata_to_wave_v2_2.m: Matlab 源文件代码，对于串口传输过来的数据，我们得到的只是一个数据文件，如何判断采集到的数据是否正确，这里采用 Matlab 软件进行数据分析，用户可以通过修改我们提供的 matlab 源文件中的文件路径，进行数据分析。

## 1.2 背景介绍

在计算机广泛应用的今天，数据采集系统在许多领域都有着十分重要的应用。

数据采集是计算机与外部物理世界连接的桥梁，通过数据采集工作，自然界的许多模拟量信息能够借助计算机进行保存，分析，还原等操作。技术实践

中，我们只需要制订上位机(PC)与移动数据采集器的通信协议，就可以实现两者之间阻塞式通信交互过程。

数据采集系统往往由传感器、模拟多路开关、放大器，采样保持器、AD 转换器、计算机及外设等组成。在农业、工业、日常生活和航空航天等领域，尤其是在对信息实时性能要求较高或者恶劣的自然环境中，数据采集有其应用的必要性。比如说：在工业生产和科学技术研究的各行业中，常常有利用 PC 或工控机配合末端传感器对诸如液位、温度、压力、频率等参数进行实时监控和记录的需求，这些环境往往有时候并不适合人类直接作业，或者即使人类进行直接作业，也无法达到和计算机自动采集分析处理某一个任务的实施效果。再比如说：在航天航空领域，卫星数据采集系统利用航天遥测、遥控、遥监等技术，对航天器远地点进行各种监测，并根据需求进行自动采集，经过卫星传输到数据中心处理后，送给用户使用。

谈到数据采集，不得不说说数据转换器。现在常用的数据转换方式是通过数据采集板卡进行，常用的有如 A/D 卡以及 422、485 等总线板卡，我们今天要进行的实验，就是利用 ACM1030 数据采集卡实施数据采集。

## 1.3 工程目标任务

本工程介绍如何通过利用 AC620 /AC609 上的 SDRAM 资源，实现 ACM1030 模块的串口数据采集功能。

本工程在实验条件下，期望达到如下功能要求：

1. 实验通过数据采集模块实现模数转换，传递给开发板。在这里，我们采用 ACM1030 双通道数据采集模块作为数据采集卡进行数据采集。为了真实模拟数据采集的实验环境，我们借助信号发生器作为信号源，使用时可以通过设置其不同频率进行采样观察效果。
2. 使用相关的串口通信软件，通过串口发码指令，可以设定需要采集的字节数，选择采集通道号，启动采集，或者直接使用我们的数据采集上位机进行数据采集。
3. 使用相关的串口通信软件，可以按设定的采集参数，接收采集的数据。数据通过串口发送到串口调试软件。将读取到的数据我们进行 DAT 文件的保存，便于后期分析。
4. 采集到的数据经过 matlab 波形分析，能够得到和输入波形一致的输出波形，无数据丢失，无杂波。后期可结合实际情况，增加对噪声评定

的环节。

## 1.4 ACM1030 模块简介

ACM1030 模块是基于国产知名模拟器件设计和制造商思瑞浦（3PEAK）公司的 10 位 50M 采样速率高速 ADC 芯片 3PA1030 进行设计的，该模块如下图 1-1 所示。ACM1030 模块配合前端模拟信号调理电路，实现了  $\pm 5V$  电压范围内信号的高速采样。该模块共使用 2 路完全相同的 AD 采样和信号调理电路，构成了双通道高速 AD 采样电路。两路 ADC 电路完全独立，结构和元器件参数相同，确保了两个通道有较高的一致性。本模块与 FPGA 连接采用并行接口，每路 ADC 包括 10 位数据信号（ADC\_DATA），1 位时钟信号（ADC\_CLK），1 位超量程指示信号（ADC\_OVR），该模块接口图如下图 1-2 所示。




图 1-1 ACM1030 模块图




图 1-2 ACM1030 模块接口图

使用该模块时，仅需 FPGA 为每路 ADC 提供一路时钟信号，ADC 则会在每个时钟周期输出一个 10 位的采样结果。当 3PA1030 模拟输入端接  $-5V$  至  $+5V$  之间变化的正弦波电压信号时，其转换后的数据也是成正弦波波形变化，转换波形如下图 1-3 所示，从图中可以看出 3PA1030 采集到的数据是无符号数据。




图 1-3 3PA1030 正弦波模拟电压值（左）、数据（右）

本模块采样率上限为 50Msps，采样率就等于 FPGA 提供给 ADC 的时钟频率。如需使用低于时钟频率的采样率，可以依旧给 ADC 提供 50MHz 的时钟信号，但在 FPGA 内部，对 50Msps 的采样结果数据进行抽取重采样的方法实现。比如期望以 1Msps 的采样速率采样，则只需要每间隔 50 个采样数据取一个结果存储或使用，其他 49 个数据直接舍弃，这样就能实现 1MSPS 的采样率了。十分不建议采用直接对提供给 ADC 芯片的时钟信号降频以实现降低采样率的效果的方法，因为时钟太低，会影响 ADC 芯片内部采样保持电路的工作情况，导致采样误差偏大。

本模块可用于小梅哥全系列 FPGA、SOC、Zynq 开发板，包括国产开发板和各核心板的评估底板。AC620、AC6102、ACX720、ACZ702、AC609、智多晶 FPGA 开发板（AC208-SA5Z）、AC608 评估底板、AC601 评估底板、AC675 评估底板。

## 1.5 程序设计

整体来说，程序的硬件架构如下图 1-4 所示，PC 端发送指令信息到 FPGA，FPGA 对 ADC 采集的数据进行读取缓存，通过串口发送到 PC 端：




图 1-4 硬件架构图

下面给出原理级的简易的状态转移图 1-5：




图 1-5 状态转移图

初步分析程序的状态机核心部分，主要分为上电，空闲，采样，串口上传四个部分。

程序上电后，进入状态 2 空闲状态，此时可以通过串口指令设置采样个数，设置采样频率，下发采样开始的指令。

FPGA 收到采样开始指令后，进入状态 3 开始进行 ADC 采样。采样的同时数据直接储存在 SDRAM 中。如果未达到采样个数，则进行状态 3 的循环，如果达到采样个数，则进入状态 4 串口上传。如果串口上传完成，则返回空闲状态，如果串口上传未完成，则继续进行串口上传。为实现本次实验功能，工程设计了 9 个子模块，如下图 1-6。




图 1-6 系统模块框图

内部各个子模块功能如下：

u0: 50M 时钟输入，各频率锁相环输出。

u1: 串口接收模块的指令接收功能。

u2、u3: 接收到的指令进行翻译拆解，指令分类。

u4: 状态机模块, 协调各个模块的信号控制, 程序状态的总控制模块。

u5、u6: ACM1030 数据输入 10bit 到 16bit 的转换、速度控制模块。

u6: SDRAM 的 fifo 数据写使能控制模块。

u7: SDRAM 的含 fifo 封装模块, 主要负责整个数据的存储功能。

u8: 串口数据输出模块。

在明确了工程的整体架构以后, 接下来我们对各子模块进行进一步分析。

### 1.5.1 锁相环模块

PLL 时钟模块主要负责将系统的 50M 时钟倍频分频产生相应的时钟输送给对应模块, 主要负责 SDRAM\_control\_top 模块和系统其它模块工作时钟的产生, PLL 模块产生的时钟信号如下图 1-7:



图 1-7 锁相环模块

该模块的接口说明如下表 1-1 所示:

表 1-1 锁相环模块接口功能描述

接口名称	I/O	功能描述
clk	I	PLL 输入工作时钟, 频率为 50MHz
c0	O	SDRAM_control_top 的工作时钟, 频率为 100MHz
c1	O	SDRAM 存储器芯片工作时钟信号, 频率为 100MHz
c2	O	系统时钟, 频率为 50MHz
locked	O	相位锁定信号

- C0: 该信号为 SDRAM\_control\_top 的工作时钟信号, 由于 SDRAM 的工作时钟为 100MHz 所以这里时钟频率为 100MHz。
- C1: 该信号为 SDRAM 存储器芯片的工作时钟信号, 时钟频率为 100MHz, 为了确保 SDRAM 接收数据的稳定性和可靠性, 我们需要让 SDRAM 的工作时钟相位偏移-150 度, 所以该信号为一个 100MHz 相位偏移-150 度的时钟信号。
- C2: 该模块的工作时钟为系统时钟, 输出的时钟频率为 50MHz, 作为

各模块的工作时钟，也为 SDRAM 内部写 fifo 模块的写数据时钟。

## 1.5.2 串口接收/串口发送模块 (uart\_byte\_rx\uart\_byte\_tx)

本次实验的指令配置信息由 PC 端从串口调试软件下发到 FPGA，PFGA 接收来自串口的指令信息，设置采样的数据量、采样通道和采样频率，接收到的指令信息将由下一个模块进行解析。本次实验的波特率设置为 115200，图 1-8 串口接收模块为串口接收模块图。




图 1-8 串口接收模块

表 1-2 串口接收模块接口功能描述

接口名称	I/O	功能描述
clk	I	输入工作时钟，频率为 50MHz
reset_n	I	模块复位，低电平复位
uart_rx	I	串口数据接收端口
baud_set[2:0]	I	波特率设置端口
rx_done	O	1byte 数据接收完成标志信号
Data_byte[7:0]	O	指令数据八位输出端口

本实验 ACM1030 采集到的数据缓存在 SDRAM 中，通过 SDRAM 读 fifo 来读出 SDRAM 中的数据，串口发送模块把采集的数据发送到 PC 端，不过 SDRAM 读 fifo 输出数据数据位宽为 16 位，需要在 state\_ctrl 模块进行位宽转换，最终转换成 8 位位宽的数据。串口发送模块发出的数据可在 PC 端通过串口调试助手观察到，串口发送模块如图 1-9。




图 1-9 串口发送模块

该模块的信号说明如下表 1-3 所示：

表 1-3 串口发送模块接口功能描述

接口名称	I/O	功能描述
clk	I	输入工作时钟，频率为 50MHz
reset_n	I	模块复位，低电平复位
send_en	I	发送使能信号
baud_set[2:0]	I	波特率设置端口
Data_byte[7:0]	I	待传输 8bit 数据
tx_done	O	1byte 数据发送完成标志
uart_tx	O	串口输出信号

### 1.5.3 指令接收/指令解析模块（uart\_cmd\uart\_byte\_rx）

这两个模块的作用，是把串口接收到的指令进行拆解和识别。从串口接收到指令数据后，uart\_byte\_rx 模块将串口数据从串行信号转为 8 位的并行数据 uart\_rx\_data。指令数据在模块中根据包头与包尾信息判断 8 字节指令信息是否有效。指令有效，uart\_cmd 会读取寄存器地址设置信息和采集数据的配置数据信息，串口指令接收模块如图 1-10。




图 1-10 串口指令接收模块

表 1-4 串口指令接收模块接口功能描述

接口名称	I/O	功能描述
clk	I	输入工作时钟，频率为 50MHz
Reset_n	I	模块复位，低电平复位
rx_done	I	1byte 数据接收完成标志信号
rx_data[7:0]	I	指令数据输入端
cmdvalid	O	指令信息解析完成标志信号
adress[7:0]	O	寄存器地址信息数据
data[31:0]	O	采样设置配置数据信息

从 uart\_cmd 模块接收到的 8 位并行数据在 uart\_cmd 模块中被解析出地址、

数据和使能信号。uart\_cmd\_rx 将前面解析出的数据，作为各个类型，分别储存在各个寄存器中，对采样的数据量和采样速率进行设置，uart\_cmd\_rx 如图 1-11。




图 1-11 指令解析模块

表 1-5 指令解析模块接口功能描述

接口名称	I/O	功能描述
clk	I	输入工作时钟，频率为 50MHz
reset_n	I	模块复位，低电平复位
cmdvalid	I	指令信息解析完成标志信号
adrs[7:0]	I	寄存器地址信息数据
data[31:0]	I	采样设置配置数据信息
Start_sample	O	采样使能信号
adc_ch_sel[1:0]	O	采样通道选择信号
set_sample_num[31:0]	O	采样数据量信号
set_sample_speed[31:0]	O	采样率设置信号

在这里，我们给出指令解析的代码和讲解：

```
always@(posedge loc_clk50m or posedge g_reset)
if(g_reset)begin
uart_baud_set <= 3'd4; //默认 115200bps
adc_ch_sel <= 2'b00;
set_sample_num <= 16'd32768;
start_sample <= 1'b0;
end
else if(cmdvalid)begin
case(cmd_addr)
0: start_sample <= 1'b1;
1: adc_ch_sel <= cmd_data[1:0];
2: set_sample_num <= cmd_data[15:0];
4:
begin
adc_ch_sel <= cmd_data[1:0];
set_sample_num <= cmd_data[23:8];
start_sample <= 1'b1;
end
end
```

```

5: uart_baud_set <= cmd_data[2:0];
default;;
endcase
end
else
start_sample <= 1'b0;

```

ACM1030 的控制指令，由 8 个字节的数据组成，前两个字节 D0，D1 用 55 A5，最后一个字节 D7 帧尾用 F0，表明这是一个接收的指令，第三个字节 D2，标明的是控制存储地址，本工程中，我们定义 00 是发送启动命令，01 是采样通道号，02 是采样深度。

串口一次发送的数据内容为 1 个字节，为了实现通过串口修改这些寄存器的值，需要发送多个字节才能实现，为此，设计了简单的串口数据帧，该帧一帧数据共 8 个字节，包含帧头、帧尾、地址段（决定任务设定目标）、数据段。帧格式如下表 1-6 所示：

表 1-6 指令帧格式

数据	D0	D1	D2	D3	D4	D5	D6	D7
功能	帧头 0	帧头 1	地址	data[31:24]	data[23:16]	data[15:8]	data[7:0]	帧尾
值	0x55	0xA5	xx	xx	xx	xx	xx	0xF0

下面讲解一下典型的参数设置方法：

如果采 512 字节的数据，则设置为：55 A5 02 00 00 01 00 F0

如果采 65536 字节的数据，则设置为：55 A5 02 00 00 80 00 F0

采样速率如果是 5k，整个字节为：55 A5 00 00 00 27 0F F0

采样通道如果是 1030 的第一通道，则设置为：55 A5 01 00 00 00 01 F0

采样通道如果是 1030 的第二通道，则设置为：55 A5 01 00 00 00 02 F0

这里对采样速率的设置做一个说明，这里是设置一个计数的值 27 0F，而如果是 0，采样和时钟保持一致 50M 时钟就是 50M，设置计数值后就可以改变采样频率，设置为 1 就是 25M。27 0F 换算成十进制是 9999，采样速率设置是 5k，他们的关系如下：

$$\text{设置计数值} = F_{clk} / F_s - 1$$

$F_s$  是期望的采样率， $F_{clk}$  是系统时钟。

## 1.5.4 10bit 转 16bit 模块（ad\_10bit\_to\_16bit）

数据采集模块 ACM1030 采集到的 10bit 数据不便于计算机存储，因为计算机对数据进行分析、存储的时候都以 8 位或 16 位数据作为统一的存储标准，所以我们需要通过数据位扩展模块（ad1030\_10bit\_to\_16bit）将 10bit 数据转换成

店铺：<https://xiaomeige.taobao.com>

技术博客：<http://www.cnblogs.com/xiaomeige/>

官方网站：[www.corecourse.cn](http://www.corecourse.cn)

技术群组：

16bit 数据进行存储。该模块的结构框图如下图 1-12 所示。




图 1-12 数据位扩展模块结构框图

对该模块的信号说明如下表 1-7 所示。

表 1-7 数据位扩展模块信号说明表

信号名称	I/O	信号意义
clk	I	模块时钟信号
ad_sample_en	I	ADC 模块数据采集使能信号
ch_sel[1:0]	I	通道设置信号
ad_in1[9:0]	I	ACM1030 通道 1 的 10 位数据输入信号
ad_in2[9:0]	I	ACM1030 通道 2 的 10 位数据输入信号
ad_out[15:0]	O	16 位数据输出信号
ad_out_valid	O	输出数据有效信号

下面将编写模块实现代码。

首先，产生输出数据有效信号，将 ad\_data\_en 信号给到 ad\_out\_valid，代码如下所示：

```
always @(posedge clk)
    ad_out_valid <= ad_sample_en;
```

然后将 ADC 采集到的无符号数据转换成有符号数据。如果采集的波形为 +5V~-5V 的正弦波，ADC 模块最终输出的数据就为 1023~0 的正弦波，但是上位机在分析数据的时候需要数据是有符号的，在这里我们进行的操作就是将 ADC 采集得到的数据加上 512，也就是将最高位取反，最后进行分析时将最高位作为符号位。举个例子，如果 ADC 采集到的数据分别为 0、511、1023，将这些数据分别加上 512 之后得到的二进制值分别为 1000000000 (-0)、1111111111 (-511)、0111111111 (+511)，这样将最高位作为符号位，采样的数据就变成了有符号的数据，从而可以提供给我们的上位机进行数据分析。代码如下所示：

```
assign s_ad_in1 = ad_in1 + 10'd512;
assign s_ad_in2 = ad_in2 + 10'd512;
```

最后模块根据选择通道 (ch\_sel) 的不同，输出对应通道的数据。当

ch\_sel= 2'b01 (0x01), 输出通道 1 的数据; 当 ch\_sel= 2'b10 (0x02), 输出通道 2 的数据。ADC 采集的数据是 10 位, 这里通过补 0 的方式, 实现 16 位的数据输出。代码如下所示:

```
always @(posedge clk)
if(ad_sample_en && ch_sel == 2'b01)
    ad_out<={4'd0,s_ad_in1,2'd0};//这样补 0 为了适应上位机
else if(ad_sample_en && ch_sel == 2'b10)
    ad_out<={4'd0,s_ad_in2,2'd0};//
else if(ad_sample_en && ch_sel == 2'b00)
    ad_out<={4'd0,adc_test_data,2'd0};
else
    ad_out <= 16'd0;
```

### 1.5.5 采样速率控制模块 (speed\_ctrl)

采样速率控制 (speed\_ctrl) 模块用来控制 ACM1030 的采样速率, 该模块的结构框图如下图 1-13 所示。




图 1-13 采样速率控制模块

对该模块的信号说明如下表 1-8 所示。

表 1-8 采样速率控制模块信号说明表

信号名称	I/O	信号意义
clk	I	模块时钟信号
reset_n	I	模块复位信号, 低电平复位
ad_sample_en	I	输入的启动采样标志信号
div_set[31:0]	I	采样频率数据控制信号, $div\_set = F_{clk}/F_s - 1$ , $F_s$ 是期望的采样率, $F_{clk}$ 是系统时钟 50M
adc_data_en	O	ADC 采样结果存储使能信号

ACM1030 模块的最大采样速率为 50M, 如需使用低于时钟频率的采样速率, 可以依旧给 ADC 提供 50MHz 的时钟信号, 但在 FPGA 内部, 对 50Msps 的采样结果数据进行抽取重采样的方法实现。比如期望以 1Msps 的采样速率采样, 则只需要每间隔 50 个采样数据取一个结果存储或使用, 其他 49 个数据直接舍弃, 这样就能实现 1MSPS 的采样率了。下面我们将编写相应代码实现上述功能。

设置一个计数器 `div_cnt`，当产生采样使能信号 `ad_sample_en` 之后，计数器加 1，当计数值等于设置的 `div_set` 的时候，将计数器清零。代码如下所示：

```
always@(posedge clk or negedge reset_n)
if(!reset_n)
    div_cnt <= 0;
else if(ad_sample_en)begin
    if(div_cnt >= div_set)
        div_cnt <= 0;
    else
        div_cnt <= div_cnt + 1'd1;
end
else
    div_cnt <= 0;
```

计数器的计数值达到 `div_set` 的时候，使能 ADC 采样结果存储使能信号 `adc_data_en`，我们将该信号输出，最终实现每隔 `div_set` 个采样数据取一个结果存储或使用，从而达到对 ADC 采样频率的控制。代码如下所示：

```
always@(posedge clk or negedge reset_n)
if(!reset_n)
    adc_data_en <= 0;
else if(div_cnt == div_set)
    adc_data_en <= 1;
else
    adc_data_en <= 0;
```

## 1.5.6 SDRAM 控制器（SDRAM\_control）

该控制器模块和读写两个 FIFO 共同组成了 `SDRAM_control_top` 模块，其中写 FIFO 负责将采集的数据缓存，由 SDRAM 控制器读取并控制其存储到片外存储设备 SDRAM 中，读 FIFO 负责对 SDRAM 中要读出的数据缓存并在 SDRAM 控制器的控制下输出。为 SDRAM 控制器加入两个 FIFO，该设计很好地解决了在某些特殊的时刻，有些读或写会被忽略掉，而且数据的写或读不能连续对数据流进行缓存，只能间歇式的读或写 SDRAM 数据，导致数据存储或读取遗漏的问题。关于 SDRAM 控制器和两 FIFO 之间的关系框图如下图 1-14：




图 1-14 SDRAM 控制器模块

其中的 `sdram_control` 模块的写使能 `Wr` 和读使能 `Rd` 是分别通过判断写 FIFO 模块和读 FIFO 模块中所存储的数据量来决定的。在写 FIFO 模块中，当存放的数据量大于一次突发写长度数据量时就将写使能 `Wr` 拉高；在读 FIFO 模块中，当存放的数据量小于整个 FIFO 能存放数据量的一半时就读使能 `Rd` 拉高。这样就能解决上述在连续数据流读取时，数据读取存在遗漏的问题。

SDRAM 控制器（`SDRAM_control`）的作用是负责控制 SDRAM 中数据的读取和刷新，整个 SDRAM 控制器采用状态机实现，状态机的状态转移图如下图 1-15 所示。




图 1-15 状态机的状态转移图

SDRAM 在上电后，系统处于空闲状态，在上电初始化完成后进入刷新状态，此状态主要负责自动刷新操作，在此状态如果有读或写请求到来，状态将会转移到相应的读或写状态。读或写状态各自主要负责读写数据操作。整个状态机中对刷新操作、写数据操作、读数据操作是有一个优先级的，也就是某两个或多个操作请求同时到来时，先执行哪个操作，这里默认的优先级是刷新操作>写数据操作>读数据操作。

注意由于数据在写入和读出 FIFO 时都为 16 位，所以在设置 FIFO 时要将其位宽设置为 16 位其余的具体设置如图 1-18、图 1-17、图 1-18 所示。由于数据的写入和读出是同时进行的，所以这里 FIFO 设置为双时钟，数据深度这里设置为 512。




图 1-16 FIFO 配置界面 1




图 1-17 FIFO 配置界面 2




图 1-18 FIFO 配置界面 3

## 1.5.7 状态控制模块（state\_ctrl）

状态控制模块是本系统的核心控制模块，其依据 uart\_byte\_rx 模块给出的数据采集量信息 set\_sample\_num、start\_sample、SDRAM 控制器模块 wrfifo\_full 信号对 SDRAM 控制器模块的 wdfifo 的数据写入进行协调控制，同时对从 SDRAM 控制器模块读数据进行控制，对从 SDRAM 控制器模块读出的数据进行转换并控制输出到 uart\_byte\_tx 模块，状态控制模块如图 1-19。




图 1-19 状态控制模块

该模块的接口功能说明如下所示：

表 1-9 状态控制模块接口功能描述

端口名	端口类型	描述
clk	input	系统时钟 50MHz
reset_n	input	模块复位信号
start_sample	input	ACM1030 模块开始采样标志信号
set_sample_num	input [15:0]	设置的采样深度，16 位计数，最大 65535
sdram_init_done	input	Sdram 初始化完成信号
uart_tx_done	input	串口发送完成标志信号
rdfifo_empty	input	读 FIFO 的读空标识信号，用于标识当前 FIFO 是否为空（即 FIFO 内有无数据）
rdfifo_dout	input [15:0]	读 FIFO 的读数据输出，数据位宽为 16 位
wdfifo_full	input	写 FIFO 的写满标识信号，用于标识当前 FIFO 是否有被写满
adc_data_en	input	ADC 采样结果存储使能信号
wrfifo_clr	output	wrfifo 清零信号
ad_sample_en	output	adc 采集的使能信号

wrfifo_wren	output	写 FIFO 的写数据使能控制信号，给高电平表示往 FIFO 写入数据，为避免写入数据的丢失，确保在 FIFO 非满（wrfifo_full=0）情况下写入数据
rdfifo_clr	output	读 FIFO 清空控制信号，给高电平表示执行清空，执行清空操作时，需保证给 3 个及以上个时钟（rdfifo_clk）周期的高电平
rdfifo_rden	output	读 FIFO 的读数据使能控制信号，给高电平表示往 FIFO 读数据，为避免读数据的丢失，确保在 FIFO 非空（rdfifo_empty=0）情况下读数据
uart_send_en	output	串口发送数据使能信号
uart_tx_data	output[7:0]	串口需要发送的 8 位数据

在这个模块中，定义了 11 个状态，如下所示：

```
localparam IDLE = 4'd0; //空闲状态
localparam DDR_WR_FIFO_CLEAR = 4'd1; //写 fifo 清 0 状态
localparam ADC_SAMPLE = 4'd2; //ADC 采样状态
localparam DDR_RD_FIFO_CLEAR = 4'd3; //读 fifo 清 0 状态
localparam DATA_SEND_DELAY1 = 4'd4; //延时过渡状态 1
localparam DATA_SEND_DELAY2 = 4'd5; //延时过渡状态 2
localparam DATA_SEND_LOW_START = 4'd6; //低 8 位数据开始发送状态
localparam DATA_SEND_LOW_WORKING = 4'd7; //低 8 位数据发送进行状态
localparam DATA_SEND_HIGH_START = 4'd8; //高 8 位数据开始发送状态
localparam DATA_SEND_HIGH_WORKING = 4'd9; //高 8 位数据发送进行状态
localparam DATA_SWITCH = 4'd10; //判断发送是否完成状态
```

第一步：程序上电后，状态机进入空闲状态。当 SDRAM 初始化完成并且收到开始采样的指令，则进入状态 1。

第二步：进入状态 1 后开始清除写 fifo 内的原始数据。进入清写 fifo 状态后，FPGA 发送三拍的拉高信号清写 fifo 指令，并且给出 10 拍的基本延时保证，当写 fifo 内的原始数据清除完毕后，fifo 内部会将写端 fifo\_full 的信号拉低。如果收到写端 fifo\_full 信号拉低，说明 fifo 已经不满，FPGA 可以开始向 fifo 内传递从 ACM1030 采集到的数据。

```
DDR_WR_FIFO_CLEAR: //1
begin
if(!wrfifo_full && (wrfifo_clr_cnt==9))
state<=ADC_SAMPLE;
else
state<=DDR_WR_FIFO_CLEAR;
end
```

清除写 fifo 的指令，由三拍延时信号拉高提供：

```
/*初始化成功后，进行一次清 fifo，如果进入了 SDRAM_WR_FIFO_CLEAR 状态，则在
wrfifo_clr_cnt 为 0,1 或 2 时，清写 fifo 置 1，否则 wrfifo_clr 为 0*/
always@(posedge clk or posedge reset)begin
if (reset)
wrfifo_clr<=0;
else if(DDR3_init_done==1'b0)
```

```
wrfifo_clr<=1'b1;  
else if(state==DDR_WR_FIFO_CLEAR)  
begin  
    if(wrfifo_clr_cnt==0||wrfifo_clr_cnt==1||wrfifo_clr_cnt==2)  
        wrfifo_clr<=1'b1;  
    else  
        wrfifo_clr<=1'b0;  
    end  
else  
    wrfifo_clr<=1'b0;  
end
```

在程序中 reg [4:0]wrfifo\_clr\_cnt 信号为写 fifo 清零的状态计数和保持，当进入写 fifo 清零状态后，首先开始计数，先保证计数完成，再等待 wrfifo\_full（写端 fifo 满信号）的信号拉低，拉低后，表示可以往 fifo 里写入数据，此时进入下一个状态。在清空（复位）fifo 的时候，fifo 的 full 信号会变高，可以认为在复位 fifo 时是不允许对 fifo 进行写操作的，即使写也是不可靠的，等 fifo 的复位结束后，full 信号会变低，就允许对 fifo 进行写操作。清写端 fifo 的控制信号是由计数器(在前 3 个计数值将清除控制信号拉高)产生 3 个时钟周期的高电平脉冲。

第三步：设定采样参数。采样数据的速率，和 FPGA 的非 SDRAM 工作时钟频率保持一致，为每秒传递 50M 的 16 位数据，采样数据的个数设定，项目开发时准备了两种方案，一种是通过 VIO 进行设定，这种方案较初级，我们工程中采用的是更高级一点的，就是前面提到过的，通过串口指令的方式进行设定。

第四步：进入数据采样状态即状态 3。状态 wrfifo\_full 拉低，在这个状态，当产生 adc\_data\_en 信号时，计数器开始计数，当发到和设定的采样需求个数相同时，跳转进入下一个状态，开始清除读 fifo。

第五步：一旦进入读 fifo 清零状态，我们做和前面写 fifo 清零相同的操作，发出三拍的清零指令，同时保证一个 10 拍的基本延时。等延时结束并且接收到读 fifo 反馈的 rdfifo\_empty 信号后，进入下一个状态。

第六步：下一个状态是延时过渡状态 1，在这一拍，我们可以开启向读 fifo 发送一个脉冲的数据读使能信号(rdfifo\_rden==1)。再进入延时过渡状态 2。

第七步：进入延时过渡状态 2 后，关闭读 fifo 的数据读使能信号(rdfifo\_rden==0)。进入低 8 位数据开始发送状态，则通知串口可以向外发送低 8 位数据。接下来，按照串口的节奏，进行数据的发送。

关于串口的数据发送，在设计之初也有两种预备方案，一种是通过总节拍数控制串口发送的结束，另一种，是利用串口发送完成后给出的 tx\_done 信号，和提取数据的判定条件形成关联，每当一个串口字节发送完成后，利用串口给

出的 tx\_done 信号，切换到下一个字节的发送开始状态。这个 tx\_done 信号直接控制和协调下一个小循环读 fifo 的 16 位数据提取工作，提取的数据缓存工作，缓存的数据拆解字节到串口寄存器的工作。在本工程中，我们从节约串口时间成本的角度考虑，使用了方案 2，而没有纯粹追求更简单的串口控制方法。同时，单个字节发送完成的信号，也可以作为从发送低 8 位到发送高 8 位的判定信号条件。

接下来的几个步骤描述的是串口数据位的发送。其对应的逻辑关系图如下图 1-20。由于 rdfifo\_rden 的脉冲信号要到下一拍才能让数据从 rdfifo 中读出，而读出的数据发送到串口的 send\_en 脉冲信号要等数据稳定后下一拍生效才能发出正确的数据，所以，每个 16 位的数据，完成从 fifo 中提取到发送到串口，至少要三拍延时。




图 1-20 串口数据发送逻辑关系图

上图为：在状态机使用条件下，从读 fifo 中读取数据，数据发送到串口的三拍延时的触发启动流程。

到最后，就是状态 10，状态 10 是个用来判断是否完成数据块发送的状态，如果确实数据块发送完成，则回到 IDLE 状态大循环收口关闭，如果没有达到数据总共发送次数，则表明没有发送完，回到 delay1 状态，发送下一个数据，本轮 16 位串口发送小循环收口关闭，进入下一个小循环。

所有模块的功能介绍完毕，读者可在工程中查看更为详细的 RTL 视图，与我们的设计进行比较验证，工程的 RTL 视图如图 1-21。




图 1-21 系统 RTL 视图

基于 AC620 和 AC609 工程的代码设计都是一样的，唯一不同的就是引脚分配，详细的引脚分配，可以参看我们的帖子：

[【产品资料】【扩展模块】ACM1030 高速 ADC 模块资料和使用说明](#)

本次实验我们连接的是 AC609 开发板上的 GPIO1。

## 1.6 板级验证

程序设计完成之后，我们便可以进行板级验证了，本次实验我们将通过使用串口调试助手和数据采集上位机两种方式进行数据采集。

### 1.6.1 系统所需硬件

1. AC620 开发板或者 AC609 开发板。
2. ACM1030 数据采集模块。
3. 电源线（可选）。
4. 程序下载线、串口数据线（AC620 二合一）。
5. ALTER 下载器（AC609 需要，AC620 不需要）
6. 信号发生器。

### 1.6.2 硬件连接

根据前面的描述准备好硬件，我们可以进行连接：

1. 连接好 ACM1030 模块到 AC620/AC609。
2. 信号发生器的输出端连接到 ACM1030 模块的通道输入端，可根据设置连接不同通道，本次实验连接通道 1，信号发生器设置频率为 100Khz，Vpp 为 5V 的正弦波。
3. 连接好 FPGA 开发板串口连接线、程序下载线（AC620 二合一）。
4. 连接好开发板电源，可以选择使用 DC 供电或者 USB 供电，本次实验

我们使用 USB 供电。

硬件连接完成后如下。在以上所有模块和线路连接好之后就可以打开开关，开始下载程序。




图 1-22 AC620 硬件连接图




图 1-23 AC609 硬件连接图

### 1.6.3 串口调试助手采集数据并分析

打开 sscom5.13.1 串口调试工具，依次设定好 com 端口，波特率，然后打开串口。点击多字符串，点击勾选三个指令栏，填入指令：

采 65536 字节的数据，则设置为：55 A5 02 00 00 80 00 F0

采样通道为第一通道，则设置为：55 A5 01 00 00 00 01 F0

采样的速率为 50M，指令设置为：55 A5 03 00 00 00 00 F0

启动采样，指令设置为：55 A5 00 00 00 00 00 F0

清空计数器和接收区后，从上到下依次点击勾选的 1，2，3 条数据串发送按钮，数据设定完成后开始采集，串口调试助手设置界面如图 1-24。




图 1-24 串口调试设置

通过调试窗口可以看到，采集的数据量和下发的指令是匹配的都为 65536，对采集的数据做进一步的分析可以验证数据采集是否符合期望，可对采集数据利用 MATLAB 进行绘图分析。

通过串口调试助手可以判断采集的数据量是否准确，采样得到的数据是否是和信号发生器输出一致，仅凭人工，无法完成这个分析工作。因此我们需要

借助 matlab 的绘制函数图形的功能。

打开 ADCdata\_to\_wave\_v2\_2.m，MATLAB 采样结果数据处理函数如图 1-25:




图 1-25 MATLAB 数据分析程序

点击串口助手保存数据会产生两个数据文件，第一个是 DAT 格式的数据文件，第二个是文本格式的数据文件，读者可根据自身需求对不同格式的文件进行调用，本次实验调用的是 DAT 格式的数据文件。采集数据文件路径都与安装的串口调试助手的路径有关，在串口调试窗口中点击数据保存时会有显示，下图显示的是 sscom5.13.1 串口调试工具安装于桌面的数据保存路径。




图 1-26 保存数据位置信息

文件为二进制格式 DAT 文件，调用时可复制文件到 MATLAB 安装路径下，这样修改文件名就可以进行图像绘制。DAT 文件如图 1-27 所示。



图 1-27 DAT 文件

打开 matlab 代码的工程文件，修改好文件路径，进行保存后点击运行就可以进行图形的绘制。在进行新一次的数据绘制分析前要关闭前一次的图形绘制窗口，否则会导致新数据的图形绘制无法加载。输出得到的波形如图 1-28。




图 1-28 绘制的数据波形图

这样，通过观察绘制的数据图形就可以对上板实验采集数据进行验证。通过分析，绘制数据与信号发生器和在示波器上显示的数据一致，数据采集无误，采集系统功能验证符合设计要求。

## 1.6.4 数据采集上位机采集数据

打开我们提供的数据采集上位机“小梅哥控制台 For ADC 采集”，初始界面如下图 1-29 所示。




图 1-29 数据采集上位机初始界面

然后依次选择 ADC->ACM1030，方式选择->串口，如下图 1-30 所示：




图 1-30 选择方式和 ADC 型号

最后按照默认，打开串口，点击开始传输，如下图 1-31 所示，需要注意的是串口助手和数据采集上位机不能同时打开串口，否则会出现串口打开失败。




图 1-31 上位机显示数据采集波形图

从上图可以看出，采集的波形为正弦波，且没有杂波，需要注意的是波形图的横坐标对应的不是频率，而是采样数量，数据默认保存在 d:/ MFC\_Data 文件夹下，用户也可以通过 MATLAB 对采集的数据进行进一步分析。

## 1.7 总结

本实验实现了通过串口下发指令对 ACM1030 模块采集数据的数据量、采集通道、采样速率进行合理设置，利用 SDRAM 对采集数据进行缓存，再通过串口对采集到的数据发送到 PC 端的数据采集系统。介绍了 ACM1030 模块的功能特点、使用方式和硬件连接方法，工程设计的思路，串口发码程序向 FPGA 发布工作控制指令的设计和应用方法，利用 matlab 进行数据绘图的操作方法。