芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
查看: 1114|回复: 1

【个人笔记】基于WM8731的音频输入输出系统设计

[复制链接]
  • TA的每日心情
    可爱
    2019-5-10 10:58
  • 251

    主题

    451

    帖子

    1万

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    11348
    发表于 2019-5-8 13:35:29 | 显示全部楼层 |阅读模式
    本帖子主要记录基于WM8731音频编解码芯片的应用笔记


    WM8731的数字音频接口有5根引脚,分别为:
    1.        BCLK:数字音频位时钟
    2.        DACDAT:DAC数字音频数据输入
    3.        DACLRC:DAC采样左/右声道信号
    4.        ADC-DAT:ADC数字音频信号输出
    5.        ADCLRC:ADC采样左/右声道信号

    另外还有用于内部寄存器配置的IIC接口
    6.         IIC_SCL
    7.         IIC_SDA

    再就是WM8731芯片有一个主时钟输入脚MCLK,在FPGA程序中也常称作XCLK,该脚为WM8731提供工作的主时钟,其频率值为256倍或者384倍的音频采样率(48Khz、44.1Khz、96Khz),根据不同的采样率,这个MCLK脚的频率值要不一样,可以使用外部固定的无源或有源晶振直接给芯片提供,也可以由FPGA通过PLL产生相应的频率输出给WM8731,使用FPGA产生MCLK更加灵活。

    关于数字音频位时钟BCLK
    数字音频位时钟BCLK就相当于FPGA中的数据同步时钟,可以参考SPI协议的SCLK信号,在SPI协议中,每个SCLK,MOSI会输出一个bit的数据,或者MISO会收到一个数据。
    BLCK由FPGA输出给WM8731,计算方式为: BCLK的频率= 2 X 采样频率 X 采样位数,其中的2代表了2个声道。




    回复

    使用道具 举报

  • TA的每日心情
    开心
    1 小时前
  • 0

    主题

    8

    帖子

    812

    积分

    高级会员

    Rank: 6Rank: 6

    积分
    812
    发表于 2020-10-19 21:26:49 | 显示全部楼层
    非常好,顶一个,支持小梅哥非常好,顶一个,支持小梅哥
    回复 支持 反对

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  |鲁ICP备16033493号

    GMT+8, 2020-12-1 19:45 , Processed in 0.090378 second(s), 10 queries , File On.

    Powered by Discuz! X3.3

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表