芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
查看: 326|回复: 2

关于SDRAM程序的几点疑惑

[复制链接]
  • TA的每日心情
    郁闷
    2019-3-14 11:26
  • 5

    主题

    11

    帖子

    150

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    150
    发表于 2019-1-15 20:35:17 | 显示全部楼层 |阅读模式

    1

    1

    1、如图1所示,为什么要加上||ref_req>1‘b0呢,不加不行吗

    2

    2

    3

    3

    2、如图2,3所示,比如当状态机位于WRITE,这时候有wr_req或rd_req过来,在请求信号的定义中,请求信号为1时,不是都包含了opt_done=1这个成立吗,为什么在状态机的跳转中还要写上&opt_done,是不是可以直接在判断条件中写成请求信号==1就行。

    4

    4

    3、这里结束时间的定义里是不是忘记+1。

    回复

    使用道具 举报

  • TA的每日心情
    郁闷
    2019-3-14 11:26
  • 5

    主题

    11

    帖子

    150

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    150
     楼主| 发表于 2019-1-15 20:36:40 | 显示全部楼层
    希望小梅哥有空帮我解答一下,谢谢,关于SDRAM还没看完,有不懂的会继续在这里提问,大家刚学的也可以看看
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    郁闷
    2019-3-14 11:26
  • 5

    主题

    11

    帖子

    150

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    150
     楼主| 发表于 2019-1-15 21:14:22 | 显示全部楼层
    else if((wr_cnt > SC_RCD)&&(wr_cnt <= SC_RCD+SC_BL))
                            Wr_data_vaild <= 1'b1;
    这个 地方的判断条件里是不是也掉了+1,为什么程序好多地方起始的一个周期都不加了
    回复 支持 反对

    使用道具 举报

    *滑动验证:
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  

    GMT+8, 2019-4-22 16:04 , Processed in 0.095882 second(s), 13 queries , File On.

    Powered by Discuz! X3.3

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表