芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
查看: 281|回复: 3

【求助】在quartues中配置FPGA的问题

[复制链接]
  • TA的每日心情
    开心
    2018-8-22 21:41
  • 4

    主题

    10

    帖子

    84

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    84
    发表于 2018-7-11 23:37:42 | 显示全部楼层 |阅读模式
    本帖最后由 fzwwj95 于 2018-7-12 07:10 编辑

    如图一中,unused pin是配置为“三态输入输入”,还是“三态输入加弱上拉”。
    图二中,为什么要把这些dual_purpose_pin设置为“use as regular IO”.他们可是专用的引脚的啊
    unused_pin.png
    dual_purpose_pin.png
    回复

    使用道具 举报

  • TA的每日心情
    可爱
    2018-6-30 17:47
  • 76

    主题

    158

    帖子

    7900

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    7900
    发表于 2018-7-12 08:50:13 | 显示全部楼层
    问题1:三态输入,无需弱上拉,
    问题2:这个是多功能引脚,专用功能在上电配置阶段起作用,配置完成进入正常的工作状态后,就可以作为通用引脚使用,两者并不冲突。
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    开心
    2018-8-22 21:41
  • 4

    主题

    10

    帖子

    84

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    84
     楼主| 发表于 2018-7-12 09:27:30 | 显示全部楼层
    admin 发表于 2018-7-12 08:50
    问题1:三态输入,无需弱上拉,
    问题2:这个是多功能引脚,专用功能在上电配置阶段起作用,配置完成进入正 ...

    针对问题2,我不配置成通用引脚,就用软件的默认配置,可以吗?因为这些引脚我感觉一般情况下不会去把它当做通用IO来使用的。可能是在高级应用中才会使用这个的吧
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    开心
    2018-8-22 21:41
  • 4

    主题

    10

    帖子

    84

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    84
     楼主| 发表于 2018-7-12 13:54:43 | 显示全部楼层
    admin 发表于 2018-7-12 08:50
    问题1:三态输入,无需弱上拉,
    问题2:这个是多功能引脚,专用功能在上电配置阶段起作用,配置完成进入正 ...

    分享一下别人的回复:
    就和其他普通IO一样的用法。。没有区别;直接在pin planner里做分配就好了
    我之前刚好用过nCEO那个脚,需要把串口模块的TX分配到这个脚,默认不是regular IO,分配完管脚,编译工程会失败的,修改为regular IO之后就可以正常编译工程了,生成sof文件下载进去。
    回复 支持 反对

    使用道具 举报

    *滑动验证:
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  

    GMT+8, 2018-9-20 00:41 , Processed in 0.220289 second(s), 12 queries , File On.

    Powered by Discuz! X3.3

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表