芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
订阅

最新回复

标题 版块/群组 作者 回复/查看 最后发表
怎样将ov5640所采集到的图像存储连续的两帧到SDRAM新人帖 学习提问与解答专区 s343504196 2018-5-10 33784 一郭炖不下 昨天 10:20
[common 17-180]VIVADO逻辑开发报错:Spawn failed:no errorattach_img Xilinx Vivado 开发板 商震 前天 15:14 038 商震 前天 15:14
7010与7020程序移植attach_img ARM Linux tb一下 3 天前 042 tb一下 3 天前
配置锁相环时,为什么常要将输入频率(常为50M)原频率.....attach_img Xilinx Vivado 开发板 商震 7 天前 192 admin 6 天前
基于AC620的NIOS II LWIP例程(RTL8201百兆网口)新人帖 芯路恒资料与技术支持专区 大花生 2021-4-1 2351 小叮当 2021-10-13 17:34
关于quartus与modelsim使用宏文件报错新人帖 attach_img Altera quartus modelsim 开发板 凉生 2021-10-11 094 凉生 2021-10-11 22:36
小技巧:在linux下简单模拟“命令菜单”attach_img 学习提问与解答专区 手撕原子弹 2021-10-8 0108 手撕原子弹 2021-10-8 13:01
quartus调用modelsim仿真出错新人帖 Altera quartus modelsim 开发板 Robin 2021-9-29 0198 Robin 2021-9-29 09:43
请教一下大佬 关于FPGA支持MIPI摄像头的功能新人帖 学习提问与解答专区 龙一 2021-9-26 0203 龙一 2021-9-26 09:00
基于OV5640的RAW2RGB实验的原理及思考attach_img 学习提问与解答专区 tb一下 2021-8-30 1516 神经蛙_DzxIF 2021-9-24 16:53
VIVADO关联Notepad++方法attach_img Xilinx Vivado 开发板 商震 2021-9-18 1319 神经蛙_DzxIF 2021-9-24 16:46
Quartus或Vivado安装多个版本,设置双击打开时使用的默认版本attach_img 芯路恒资料与技术支持专区 admin 2021-9-24 0400 admin 2021-9-24 10:18
xilinx的vivado软件无法连接下载器解决方案attach_img Xilinx Vivado 开发板 商震 2021-7-15 9673 商震 2021-9-22 09:00
解决nios eclipse报错: WARNING: Couldn't compute FAST_CWD pointerattach_img 学习提问与解答专区 admin 2021-8-27 1471 hfutwqz 2021-9-21 13:29
VIVADO关联第三方仿真软件Modelsim方法attach_img Xilinx Vivado 开发板 商震 2021-9-18 0287 商震 2021-9-18 15:29
Xilinx的A7系列DDR3工程含mig7的IP核相关的几个时钟类型...attach_img Xilinx Vivado 开发板 商震 2021-9-17 0284 商震 2021-9-17 10:28
分享一个自己写的串口读写eeprom的程序,支持任意地址和ch...attachment 芯路恒资料与技术支持专区 2016210117 2021-9-16 0347 2016210117 2021-9-16 20:53
非原工程路径导致的zynq程序固失败解决办法attach_img 学习提问与解答专区 tb一下 2021-9-13 0288 tb一下 2021-9-13 15:28
强制关机Vmware Workstation 无法连接到虚拟机attach_img ARM Linux 磕磕碰碰 2021-9-13 0264 磕磕碰碰 2021-9-13 08:58
Xilinx系列开发板Vivado环境下如何烧写、擦除、更换固件?attach_img Xilinx Vivado 开发板 商震 2021-9-10 1309 admin 2021-9-11 09:08
串口发送,计数器不计数新人帖 attach_img Xilinx Vivado 开发板 清·月 2021-9-7 1283 清·月 2021-9-7 20:39
zynq soc fpga开发常用文档介绍 ARM Linux admin 2021-9-7 0284 admin 2021-9-7 18:03
sof2flash: Unrecognized device family in SOFattachment 芯路恒资料与技术支持专区 admin 2021-9-6 2334 admin 2021-9-7 13:58
Xilinx软件安装过程中用户登录验证无法通过attach_img ARM Linux 磕磕碰碰 2021-9-6 0249 磕磕碰碰 2021-9-6 19:47
使用SDK进行板级调试的三种方法attach_img 学习提问与解答专区 tb一下 2021-9-6 0323 tb一下 2021-9-6 12:34
Petalinux安装中报错处理attach_img ARM Linux 磕磕碰碰 2021-9-6 0280 磕磕碰碰 2021-9-6 07:57
报错【176310】Can't place multiple pins assigned to pin location Pin_F16 学习提问与解答专区 admin 2018-4-17 45579 故国月明 2021-8-30 22:26
关于ZYNQ的PS GPIO编程实践(MIO部分)attach_img 学习提问与解答专区 手撕原子弹 2021-8-30 0445 手撕原子弹 2021-8-30 10:58
zynq固化原理 学习提问与解答专区 tb一下 2021-8-30 0412 tb一下 2021-8-30 10:17
记录在Linux学习中的知识理解attach_img ARM Linux 磕磕碰碰 2021-8-30 0594 磕磕碰碰 2021-8-30 08:00
【操作技巧】如何快速找出相应的资料位置attach_img 芯路恒资料与技术支持专区 voiue 2020-6-19 12936 2016210117 2021-8-26 20:15
113000,113012错误:mif文件格式不符attach_img Altera quartus modelsim 开发板 商震 2021-8-26 0284 商震 2021-8-26 15:49
仿真回环测试中指令的组包attach_img Altera quartus modelsim 开发板 磕磕碰碰 2021-8-24 0250 磕磕碰碰 2021-8-24 07:56
只有打开wireshark,上位机才能接收数据新人帖 Xilinx Vivado 开发板 我是谁我在哪 2021-8-23 1340 admin 2021-8-23 21:59
ZYNQ之PS端GPIO MIOattach_img 学习提问与解答专区 手撕原子弹 2021-8-22 0492 手撕原子弹 2021-8-22 22:29
小梅哥《时序分析与优化》系列第七课课后习题思考新人帖 学习提问与解答专区 1007689149 2019-12-19 64417 admin 2021-8-21 17:44
芯路恒常用FPGA芯片命名含义attach_img 学习提问与解答专区 商震 2021-8-20 0389 商震 2021-8-20 14:17
把EEPROM换成24LC128,读不出来数据了,求解答新人帖 attach_img Altera quartus modelsim 开发板 黄志津 2021-8-18 1416 黄志津 2021-8-18 15:25
浅谈ZYNQ之 MIO与EMIO简介新人帖 attach_img 学习提问与解答专区 手撕原子弹 2021-8-16 1542 admin 2021-8-16 14:52
for(;;)attachment MCU 纵情随心 2018-5-11 325979 好运连连 2021-8-16 10:49
新手上路&PCB绘制基于Altium Designer 2020----笔记一新人帖 PCB硬件设计 疾风亦有归途 2021-8-16 1339 admin 2021-8-16 10:20
`timescale设置对仿真的一些影响新人帖 attach_img Altera quartus modelsim 开发板 磕磕碰碰 2021-8-15 0321 磕磕碰碰 2021-8-15 19:39
AC620V2型FPGA开发板自助测试方案【新版傻瓜式方案】attach_img digest Altera quartus modelsim 开发板 admin 2021-8-14 1584 admin 2021-8-14 16:11
【设计实例】AC540-SoC基于SDRAM共享的摄像头图像采集显示系统attachment ARM Linux admin 2021-2-25 92548 wx_EsX86Y58 2021-8-10 20:55
【疑问解答】数码管实验全编译报时钟警告attach_img 学习提问与解答专区 admin 2019-1-13 23549 admin 2021-8-9 22:17
工程名,源文件名,顶层模块名,及仿真的命名要求attach_img Altera quartus modelsim 开发板 商震 2021-8-6 0416 商震 2021-8-6 12:17
串口数据状态判定模块设计新人帖 芯路恒资料与技术支持专区 张磊_SzGcD 2021-7-30 1623 盛志超 2021-8-2 11:03
VIVADO自带的ILA抓线工具最上方的刻度是什么含义?attach_img Xilinx Vivado 开发板 商震 2021-7-30 0337 商震 2021-7-30 18:19
设计实例】基于千兆以太网的ad7606的多通道数据采集系统attachment 产品资料 admin 2021-7-8 11196 小Y 2021-7-30 10:07
Vivado打开的工程文件的中文注释出现乱码attach_img Xilinx Vivado 开发板 商震 2021-7-23 0504 商震 2021-7-23 19:33

QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  |鄂ICP备2021003648号

GMT+8, 2021-10-22 15:39 , Processed in 0.073101 second(s), 5 queries , File On.

Powered by Discuz! X3.3

© 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

返回顶部