芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
收藏本版 (5) |订阅

芯路恒资料与技术支持专区 今日: 0|主题: 110|排名: 6 

作者 回复/查看 最后发表
概述FPGA烧写JIC文件到底是个怎样的过程,怎样的操作 admin 2018-11-8 1699 我有风衣 4 天前
【实用工具】一键合并sof和NIOS的elf软件程序为jic文件 admin 2018-10-27 3684 我有风衣 4 天前
关于FPGA的复位 admin 2018-5-7 61916 我有风衣 4 天前
【资料合集】小梅哥所有模块资料自助下载链接 attach_img admin 2018-12-25 52342 我有风衣 4 天前
【实用工具】Visio画时序图组件 admin 2018-11-1 3737 我有风衣 4 天前
IS61LV25616型SRAM的Verilog仿真模型,厂家提供 attachment admin 2019-3-12 090 admin 2019-3-12 19:36
【设计实例】网友用开发板蜂鸣器播放《天空之城》程序 attachment admin 2019-3-8 1307 普莱斯队长 2019-3-8 13:35
【FPGA综合设计】确定FPGA的专用时钟输入脚与PLL对应关系 attach_img admin 2019-3-3 0198 admin 2019-3-3 20:37
【FPGA综合设计】使PLL内部时钟通过专用引脚输出 attach_img admin 2019-3-3 0214 admin 2019-3-3 17:09
【基于AC620】带上位机的高速双通道DDS信号发生器 admin 2018-5-31 93217 卢新硕 2019-3-3 15:37
4*4矩阵键盘使用教程文档和工程源码 admin 2018-4-13 11042 周游世界 2019-3-2 15:02
【Modelsim常见问题】 Error: (vsim-19) Failed to access library 'pwm_tb'... attach_img admin 2019-3-1 0219 admin 2019-3-1 22:40
【Modelsim常见问题】修改源码后再仿真,都要重启modelsim吗 attach_img admin 2019-3-1 0211 admin 2019-3-1 21:16
Verilog语言例程《王金明:《Verilog HDL 程序设计教程》》 attachment 就是我_xWwmk 2019-1-19 5670 王仔 2019-2-26 06:53
【Modelsim常见问题】如何添加子模块信号到波形窗口观测 admin 2019-1-5 2639 nicu 2019-2-22 09:23
【设计实例】OV5640/OV7670的IIC接口初始化Verilog代码 admin 2018-12-31 51091 YongForYou 2019-2-13 09:38
【bug记录】基于SoC FPGA的嵌入式设计和开发教程jmb admin 2018-12-27 1750 王强 2019-2-8 14:53
芯航线FPGA学习套件【ADV7123/GM7123 VGA视频输出模块】原理图 admin 2016-8-24 11983 安东尼克司 2019-2-7 21:50
Quartus时序约束 attachment 萌萌的_X29uk 2019-2-1 0422 萌萌的_X29uk 2019-2-1 17:14
【设计实例】I2C协议读写EEPROM存储器完整设计加仿真文件 attach_img admin 2018-12-28 3912 xiaosong06 2019-1-23 10:27
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

*滑动验证:

QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  

GMT+8, 2019-3-20 16:57 , Processed in 0.077816 second(s), 5 queries , File On.

Powered by Discuz! X3.3

© 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

返回顶部 返回版块